73K321L
CCITT V.23 , V.21
单芯片调制解调器
DTE用户界面
名字
EXCLK
RXCLK
RXD
PLCC / DIP
引脚数
19
23
22
TYPE
I
O
O/
弱
引体向上
O
描述
外部时钟。用于串行控制接口的时钟控制数据
或缩小73K321L的。
接收时钟。时钟是16 X1200 ,或16 ×75的V.23模式,
或16× 300波特的数据速率是在V.21输出。
收到的数字数据输出。串口接收数据都可以在这
引脚。该数据总是在RXCLK的上升沿中时有效
同步模式。如果没有运营商的RXD将输出恒定的痕迹
检测到。
传输时钟。 TXCLK始终处于活动状态。在V.23模式输出
无论是16× 1200的波特率时钟或16 ×75的波特率,在V.21模式时钟
为16 ×300波特。
传输数字数据输入。串行数据传输被输入上
该引脚。在异步模式下(1200或300波特)无时钟是
有必要的。
TXCLK
18
TXD
21
I
模拟接口和振荡器
RXA
TXA
XTL1
XTL2
27
16
2
3
I
O
I
I
从电话线接收的调制的模拟信号输入。
传输模拟输出到电话线。
这些引脚的内部晶振要求的11.0592
MHz的并行模式晶振和两个负载电容。 XTL2
也可以驱动从一个外部时钟。
5