73K321L
CCITT V.23 ， V.21
单芯片调制解调器
控制寄存器1
D7
CR1
001
位号
D1, D0
发送
图案
1
D6
发送
图案
0
名字
测试模式
D5
启用
检测
国米。
条件
D1
0
0
D0
0
1
选择正常操作模式。
模拟环回模式。环路的传输来的模拟
信号反馈给接收器，并且使接收器能够
使用相同的中心频率作为发射器。对
哗啦哗啦的TXA脚，发送使能必须被拉低。
不使用。
选择本地数字环回。在内部循环TXD回
到RXD ，并继续从TXA引脚发送数据。
选择正常运行。
重置调制解调器断电状态。所有控制寄存器
位（ CR0 ， CR1 ，音）被重置为零。的输出
时钟管脚被设置于晶体频率。
不支持73K321.See的TXCLK和RXCLK
引脚说明对于16倍的数据速率时钟。
选择正常的均衡。
在V.23模式，附加相位均衡被添加到
主信道滤波器时， D4被设置为1 。
禁止在中断
INT
引脚。所有中断正常
在掉电模式下禁用。
使
INT
输出。中断将与生成
变化DR的状态位D1- D3 。特殊的语调和
呼叫进程检测中断被屏蔽的时候TX
使能位被置位。载波检测被屏蔽时， TX
DTMF被激活。所有中断，如果被禁用
器件在掉电模式。
D6
0
1
0
1
选择由作为控制的正常数据传输
TXD引脚的状态。
选择用于交替传号/空发射模式
调制解调器的测试。
选择一个恒定的标记发射模式。
选择一个恒定的空间发射模式。
D4
添加
PH值。 EQ 。
D3
CLK
控制
（写0 ）
D2
RESET
D1
TEST
模式
1
D0
TEST
模式
0
描述
1
1
D2
RESET
0
1
0
1
D3
D4
CLK控制
（时钟控制）
ADD PH值。 EQ 。
程序作为
0
0
1
D5
启用
检测
打断
0
1
D7, D6
发送
图案
D7
0
0
1
1
9
TDK [ TDK ELECTRONICS ]
