73K322L
CCITT V.23 ， V.22 ， V.21
单芯片调制解调器
并行微处理器控制接口
（续）
名字
WR
PLCC / DIP
引脚数
13
TYPE
I
描述
写。低这一通知73K322L数据可在
AD0 - AD7写入到内部寄存器中。数据被锁存的
上升沿
WR
。没有数据写入，除非
WR
和锁存
CS
是低的。
串行微处理器控制接口
AD0-AD2
AD7
4-6
11
I
I / O
注册地址选择。这些线进行寄存器地址和
应该是在任何读或写操作有效。
串行控制数据输入/输出。对于一个读/写操作的数据是
移入或移出的外部时钟引脚的下降沿。方向
数据流是由控制
RD
引脚。
RD
低输出数据。
RD
高
输入的数据。
阅读。在此输入低通知73K322L的数据或状态
信息正在由处理器读出。的下降沿
RD
信号将启动从寻址寄存器的读。该
RD
信号
必须继续对EXCLK八个下降沿为了读取所有
八位引用的寄存器。读取的数据提供LSB在前。
数据将不被输出，除非
RD
信号被激活。
写。在此输入低通知73K322L的数据或状态
信息已移入通过DATA引脚，并提供
用于写入到内部寄存器中。用于写入的正常程序是
在数据转移LSB先在DATA引脚连续8个下降
EXCLK的边缘，然后以脉冲
WR
低。数据被写在
上升沿
WR
.
RD
14
I
WR
13
I
注意：
串行控制模式可通过将ALE高和CS为低电平提供。在此配置中AD7变
数据输入和AD0 ， AD1和AD2成为唯一的地址。见串行控制时序图上
页22和23 。
DTE用户界面
名字
EXCLK
PLCC / DIP
引脚数
19
I
外部时钟。这个信号只用于同步的DPSK
当外部定时选项已被选择的发送。在
EXCLK的上升沿被用于选通外部定时模式
同步DPSK传输可在TXD引脚上的数据。还用
串行控制接口。
TYPE
描述
5
TDK [ TDK ELECTRONICS ]
