欢迎访问ic37.com |
会员登录 免费注册
发布采购

TMS320C6416TZLZ7 参数 Datasheet PDF下载

TMS320C6416TZLZ7图片预览
型号: TMS320C6416TZLZ7
PDF下载: 下载PDF文件 查看货源
内容描述: 定点数字信号处理器 [FIXED-POINT DIGITAL SIGNAL PROCESSORS]
分类和应用: 微控制器和处理器外围集成电路数字信号处理器时钟
文件页数/大小: 140 页 / 2016 K
品牌: TI [ TEXAS INSTRUMENTS ]
 浏览型号TMS320C6416TZLZ7的Datasheet PDF文件第1页浏览型号TMS320C6416TZLZ7的Datasheet PDF文件第3页浏览型号TMS320C6416TZLZ7的Datasheet PDF文件第4页浏览型号TMS320C6416TZLZ7的Datasheet PDF文件第5页浏览型号TMS320C6416TZLZ7的Datasheet PDF文件第6页浏览型号TMS320C6416TZLZ7的Datasheet PDF文件第7页浏览型号TMS320C6416TZLZ7的Datasheet PDF文件第8页浏览型号TMS320C6416TZLZ7的Datasheet PDF文件第9页  
TMS320C6414T, TMS320C6415T, TMS320C6416T
FIXED POINT DIGITAL SIGNAL PROCESSORS
SPRS226H − NOVEMBER 2003 − REVISED AUGUST 2005
Table of Contents
revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
GLZ and ZLZ BGA packages (bottom view) . . . . . . . . . . . . . 4
description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
device characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
device compatibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
functional block and CPU (DSP core) diagram . . . . . . . . . . . 8
CPU (DSP core) description . . . . . . . . . . . . . . . . . . . . . . . . . . 9
memory map summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
peripheral register descriptions . . . . . . . . . . . . . . . . . . . . . . . 15
EDMA channel synchronization events . . . . . . . . . . . . . . . . 28
interrupt sources and interrupt selector . . . . . . . . . . . . . . . . 30
signal groups description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
device configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
multiplexed pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
debugging considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
terminal functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
development support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
device support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
clock PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
general-purpose input/output (GPIO) . . . . . . . . . . . . . . . . . . 69
power-down mode logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
power-supply sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . .
power-supply decoupling . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IEEE 1149.1 JTAG compatibility statement . . . . . . . . . . . . .
EMIF device speed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
bootmode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
absolute maximum ratings over operating case
temperature range . . . . . . . . . . . . . . . . . . . . . . . . . .
recommended operating conditions . . . . . . . . . . . . . . . .
electrical characteristics over recommended ranges of
supply voltage and operating case temperature .
recommended clock and control signal transition
behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
parameter measurement information . . . . . . . . . . . . . . . 78
input and output clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
asynchronous memory timing . . . . . . . . . . . . . . . . . . . . . 85
programmable synchronous interface timing . . . . . . . . 89
synchronous DRAM timing . . . . . . . . . . . . . . . . . . . . . . . . 94
HOLD/HOLDA timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
BUSREQ timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
reset timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
external interrupt timing . . . . . . . . . . . . . . . . . . . . . . . . . 108
host-port interface (HPI) timing . . . . . . . . . . . . . . . . . . . 109
peripheral component interconnect (PCI) timing
[C6415T and C6416T only] . . . . . . . . . . . . . . . . . . 114
multichannel buffered serial port (McBSP) timing . . . . 117
UTOPIA slave timing [C6415T and C6416T only] . . . 128
timer timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
general-purpose input/output (GPIO) port timing . . . . 132
JTAG test-port timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
2
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251−1443