128Mb的同步DRAM
128Mb的同步DRAM
P2V28S20ATP-7,-75,-8
P2V28S30ATP-7,-75,-8
P2V28S40ATP-7,-75,-8
初步
（ 4 - X银行8,388,608 - WORD ×4位）
（ 4 - X银行4,194,304 - WORD ×8位）
（ 4 - X银行2,097,152 - WORD ×16位）
P2V28S20ATP - 7 ， -75 ， -8 （ 4 - X银行8,388,608 - WORD ×4位）
P2V28S30ATP - 7 ， -75 ， -8 （ 4 - X银行4,194,304 - WORD ×8位）
P2V28S40ATP - 7 ， -75 ， -8 （ 4 - X银行2,097,152 - WORD ×16位）
有些内容是针对一般的产品描述和
如有更改，恕不另行通知。
描述
P2V28S20ATP组织为4 - X银行8,388,608字X
4位同步DRAM与LVTTL接口
P2V28S30ATP组织为4 - X银行4,194,304字X
8位和P2V28S40ATP组织成4行X 2097 ，
152字×16位。所有输入和输出都参考
CLK的上升沿。
P2V28S20ATP ， P2V28S30ATP和P2V28S40ATP
实现超高速数据传输速率高达166MHz的，并
适用于主存储器或图形记忆中的COM
计算机系统。
特点
项
TCLK
tRAS的
tRCD的
TAC
TRC
Icc1
时钟周期时间
（分）
CL=2
CL=3
-7
-
7ns
45ns
CL=2
CL=3
V28S20D
20ns
-
5.4ns
63ns
85mA
85mA
85mA
1mA
P2V28S20/30/40ATP
-75
-8
10ns
7.5ns
45ns
20ns
6ns
5.4ns
67.5ns
85mA
85mA
85mA
1mA
10ns
8ns
48ns
20ns
6ns
6ns
70ns
85mA
85mA
85mA
1mA
主动到预充电命令周期（分钟）。
（分）
行到列延迟
从CLK访问时间
REF /主动命令时期
工作电流（单银行）
（ MAX 。 ）
（分）
（ MAX 。 ）
V28S30D
V28S40D
-7,-75,-8
Icc6
自刷新电流
（ MAX 。 ）
- 单3.3V ± 0.3V电源
- 最大。时钟频率-7 ： 143MHz<3-3-3> / -75 ： 133MHz<3-3-3> / -8 ： 100MHz<2-2-2>
- 完全同步操作参考时钟上升沿
- 由BA0控制的4 -银行操作， BA1 （银行地址）
- / CAS延时： 2/3 （可编程）
- 突发长度 - 1/2/ 4/8 / FP （可编程）
- 突发类型 - 顺序和交错爆裂（可编程）
- 字节控制 - DQML和DQMU （ P2V28S40ATP ）
- 随机接入列
- 自动预充电/所有银行预充电用A10的控制
- 自动和自刷新
- 4096刷新周期/ 64ms的
- LVTTL接口
- 包
P2V28S20ATP/30ATP/40ATP
400万， 54引脚薄型小外形封装（ TSOP II ） ，具有0.8mm引脚间距
JULY.2000
Page-1
Rev.2.2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
