128Mb的同步DRAM
P2V28S20ATP - 7 ， -75 ， -8 （ 4 - X银行8,388,608 - WORD ×4位）
P2V28S30ATP - 7 ， -75 ， -8 （ 4 - X银行4,194,304 - WORD ×8位）
P2V28S40ATP - 7 ， -75 ， -8 （ 4 - X银行2,097,152 - WORD ×16位）
引脚功能
CLK
输入
主时钟：
所有其它输入都参考CLK的上升沿
时钟使能：
CKE控制内部clock.When CKE为低，内部时钟
下面的循环停止。 CKE也可以用来选择
自动/自刷新。
之后，开始自刷新模式中， CKE变成异步输入。
只要CKE低自刷新保持。
片选：
当/ CS为高电平时，任何命令意味着任何操作。
的RAS /组合， / CAS ， /我们定义了基本的命令。
A0-11与BA0,1一起指定行/列地址。
该行地址是通过A0-11指定。
列地址由A0-9,11 （ X4 ） / A0-9 （ X8 ） / A0-8 （ X16 ）指定。
A10也被用于指示预充电选项。当A10是在高一
读/写命令时，自动预充电被执行。当A10是
在高预充电命令，所有银行都预充电。
银行地址：
BA0,1指定该命令适用四家银行之一。
BA0,1必须ACT ， PRE ，读来设置，写入命令。
CKE
输入
/ CS
/ RAS ， / CAS ， / WE
输入
输入
A0-11
输入
BA0,1
DQ0-3(x4),
DQ0-7(x8),
DQ0-15(x16)
DQM(x4,x8),
DQMU/L(x16)
VDD ， VSS
VDDQ ， VSSQ
输入
输入/输出
数据在与数据输出被引用到CLK的上升沿。
嚣面膜/输出禁止：
当DQM （ U / L）是高突发写入，DIN当前周期
蒙面。当DQM （ U / L）是高突发读取，
Dout的下一个，但一个周期禁用。
电源，用于在存储器阵列和外围电路。
输入
电源
电源
VDDQ和VSSQ被提供给唯一的输出缓冲器。
JULY.2000
Page-4
Rev.2.2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
