R
的Spartan- II FPGA系列：功能描述。
每块RAM单元，如图
是完全
同步双端口4096位RAM具有独立
对于每个端口的控制信号。二者的数据宽度
端口可以单独配置，提供内置的
总线宽度转换。
RAMB4_S#_S#
WEA
ENA
RSTA
CLKA
ADD [ ＃ ： 0 ]
DIA [ ＃ ： 0 ]
类似地， F6复用器将所有4的输出
在CLB函数发生器选择之一
F5复用器输出。这允许执行
任意6输入功能， 8：1多路复用器，或选择
高达19的输入功能。
每个CLB有四个直接馈通的路径，每个LC之一。
这些路径中提供额外的数据输入线或附加
本地路由不消耗逻辑资源。
算术逻辑
专用进位逻辑能力，提供高速
算术函数。了Spartan- II FPGA CLB支持
两个独立的进位链，每片之一。的高度
进位链是每个CLB 2位。
算术逻辑包括一个异或门，其允许
1位全加器是一个LC内实施。此外，
专用与门提高倍频效率
实施。
专用输送路径也可以用来级联
函数发生器实现广泛的逻辑功能。
DOA [ ＃ ： 0 ]
WEB
ENB
RSTB
CLKB
ADDRB [ ＃ ： 0 ]
DIB [＃ ：0]
DOB [ ＃ ： 0 ]
DS001_05_060100
BUFTs
每次的Spartan- II FPGA CLB包含两个三态驱动器
（ BUFTs ） ，可以驱动片内总线。看
每次的Spartan- II FPGA BUFT有
独立的三态控制引脚和一个独立的输入
引脚。
图5：
双端口RAM块
示出的深度和宽度的纵横比为
块RAM 。
表6：
块RAM端口长宽比
宽度
1
2
4
8
16
深度
4096
2048
1024
512
256
地址总线
ADDR<11 ： 0>
ADDR<10 ： 0>
ADDR<9 ： 0>
ADDR<8 ： 0>
ADDR<7 ： 0>
数据总线
DATA<0>
DATA<1 ： 0>
DATA<3 ： 0>
Data<7 ： 0>
DATA<15 ： 0>
块RAM
的Spartan- II FPGA整合了几个大的块RAM
回忆。这些补充的分布式RAM
查找表（LUT ），提供浅的记忆
在CLB中实现的结构。
块RAM的内存块被组织在列。所有
的Spartan- II器件包含两个这样的列，一是沿
每个垂直边缘。这些列延伸的整个高度
该芯片。每个存储器块是四个CLB高，并
因此，一个的Spartan- II器件8个CLB高意愿
包含每列的两个存储块，并且总共四个
块。
表5：
的Spartan- II的Block RAM金额
的Spartan- II
设备
XC2S15
XC2S30
XC2S50
XC2S100
XC2S150
XC2S200
＃块
4
6
8
10
12
14
总的Block RAM
位
16K
24K
32K
40K
48K
56K
了Spartan- II FPGA的块RAM还包括专用
路由，以提供与两个CLB的一个有效的接口和
其他的块RAM 。
可编程路由矩阵
它是限制的任何速度的最长延迟路径
最坏情况设计。因此，的Spartan- II路由
建筑和它的布局和布线软件中定义
在一个优化过程。该联合优化
减少长的路径延迟，其结果，产生了
最佳的系统性能。
联合优化也降低了设计编译
倍，因为该架构是软件友好。设计
周期由于缩短设计相应减少
迭代次数。
DS001-2 （ V2.8 ） 2008年6月13日
产品speci fi cation
4模块2
11
XILINX [ XILINX, INC ]
