R
的Spartan- IIE FPGA系列：
简介和订购
信息
0
产品speci fi cation
·
快速接口，外部RAM
DS077-1 （ V2.3 ） 2008年6月18日
介绍
斯巴达
®
-IIE现场可编程门阵列系列
为用户提供了高性能，丰富的逻辑资源，
以及丰富的功能设置，都在一个非常低的价格。该
7口之家提供的密度范围从5万
60万系统门，如图
系统per-
性能会受到支持超过200兆赫。
其特点包括RAM块（到288K位） ，分布式RAM
（以221,184位） ， 19可选的I / O标准，和四
的DLL （延迟锁定环） 。快速，可预测的互连
是指连续的设计迭代不断满足
定时要求。
了Spartan- IIE系列是一个更好的选择
掩模编程的ASIC。该FPGA可避免的初始投资成本，
漫长的开发周期，以及固有风险
传统的ASIC。此外， FPGA的可编程许可证
设计升级，在现场没有更换硬件
必要（与ASIC的是不可能的） 。
•
特点
•
第二代ASIC的替代技术
- 密度高达15552个逻辑单元具有高达
60万系统门
- 基于的Virtex改进的特性
®
-E FPGA
架构
- 无限在系统重新编程
- 极低的成本
- 成本效益的0.15微米工艺
系统级功能
- SelectRAM ™分层存储：
·
16位/ LUT的分布式RAM
·
可配置的4K位真双端口RAM块
典型
系统门范围
（逻辑和RAM ）
23,000 - 50,000
37,000 - 100,000
52,000 - 150,000
71,000 - 200,000
93,000 - 300,000
145,000 - 400,000
210,000 - 600,000
CLB
ARRAY
（R X C）
16 x 24
20 x 30
24 x 36
28 x 42
32 x 48
40 x 60
48 x 72
•
•
充分3.3V PCI兼容64位，在66 MHz和
的CardBus兼容
- 低功率分段的路由架构
- 高速运算的专用进位逻辑
- 高效倍频支持
- 梯级链宽输入功能
- 丰富的寄存器/锁存器中启用，设置，复位
- 先进的时钟控制四个专用的DLL
·
消除时钟分配延迟
·
乘法，除法，或相移
- 小学四低偏移全局时钟分配网络
- IEEE 1149.1兼容的边界扫描逻辑
通用的I / O和封装
- 无铅封装选项
- 在所有可用的密度低成本封装
- 在普通家庭包兼容性的足迹
- 19高性能接口标准
·
LVTTL ， LVCMOS ， HSTL ， SSTL ， AGP ， CTT ， GTL
·
LVDS和LVPECL差分I / O
- 最多205差分I / O对能够被输入，
输出或双向
- 热插拔I / O（ CompactPCI的友好）
核心逻辑供电电压为1.8V和I / O供电电压为1.5V ，
2.5V ， 3.3V或
通过强大的Xilinx全力支持
®
ISE
®
发展
系统
- 全自动映射，布局和布线
- 集成了设计输入和验证工具
- 广泛的IP库，包括DSP功能和
软处理器
-
•
表1：
的Spartan- IIE FPGA家庭成员
逻辑
细胞
1,728
2,700
3,888
5,292
6,912
10,800
15,552
总
个CLB
384
600
864
1,176
1,536
2,400
3,456
最大
可用的
用户I / O
(1)
182
202
265
289
329
410
514
最大
迪FF erential
I / O对
83
86
114
120
120
172
205
分布
RAM位
24,576
38,400
55,296
75,264
98,304
153,600
221,184
块RAM
位
32K
40K
48K
56K
64K
160K
288K
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
注意事项：
1.用户I / O数量，包括四个全局时钟/用户的输入引脚。查看详细信息
© 2003-2008 Xilinx公司保留所有权利。 XILINX ， Xilinx标，品牌窗口，并包含其他指定品牌均属Xilinx公司所有其他的商标。
商标是其各自所有者的财产。
DS077-1 （ V2.3 ） 2008年6月18日
产品speci fi cation
3
XILINX [ XILINX, INC ]
