R
的Virtex -II 1.5V的现场可编程门阵列
架构
的Virtex -II阵列概述
Virtex-II器件是与各种可配置单元的用户可编程门阵列。在Virtex - II架构
对于高密度和高性能的逻辑设计进行了优化。如图
图1中，
可编程设备是
包括输入/输出模块（IOB ）和内部可配置逻辑块（CLB ）的。
DCM
全局时钟多路复用器
DCM
IOB
可配置逻辑
可编程I / O
CLB
块状SelectRAM
倍增器
DS031_28_100900
图1：
的Virtex -II体系结构概述
可编程I / O模块提供的接口
封装引脚和内部可配置逻辑。最
流行和前沿的I / O标准支持
可编程IOB的。
内部可配置逻辑电路包括四个主要元件
组织中的规则阵列。
•
可配置逻辑块（CLB ）提供的功能
对于组合和同步逻辑单元，
包括基本的存储元件。 BUFTs （ 3态
缓冲区），每个CLB元件驱动相关
专用分割的水平布线资源。
块状SelectRAM内存模块提供大
真双端口RAM的18 - Kbit的存储元件。
乘法器模块是18位×18位专用
乘法器。
DCM （数字时钟管理器）模块提供
自校准，对于时钟的全数字解
配送延迟补偿，时钟乘法
和分裂，粗，细粒度时钟相位
换挡。
所有可编程元件，包括路由
资源，被存储在静态存储器中的值控制
细胞。这些值时，在存储器单元加载
配置，可重新加载修改功能
的可编程元件。
的Virtex -II产品特点
本节简要介绍的Virtex -II的特点。
输入/输出模块（IOB ）
IOB可编程和可分类如下：
•
•
使用可选的单倍数据速率输入块或
双倍数据速率（DDR ）寄存器
使用可选的单倍数据速率或DDR输出块
寄存器，和一个可选的三态缓冲器，被驱动
直接地或通过一个或DDR寄存器
双向块（输入的任意组合和
输出配置）
•
•
•
•
这些寄存器是边沿触发的D型触发器
或电平敏感锁存器。
IOB支持以下单端I / O标准：
•
•
•
•
LVTTL ， LVCMOS （ 3.3 V ， 2.5 V ， 1.8 V和1.5 V）
PCI -X 133 MHz的PCI （ 3.3 V在33兆赫和66兆赫）
GTL和GTLP
HSTL （ I类， II ， III ，和IV ）
新一代可编程布线资源被称为
主动互连技术互连所有这些
元素。一般的路由矩阵（ GRM）是阵列
路由交换机。每个可编程元件被连接到一个
切换矩阵，从而允许多个连接到一般
路由矩阵。总体可编程互连
分层的，旨在支持高速设计。
DS031-1 （ V1.7 ） 2001年10月2日
先期产品技术说明
1-800-255-7778
4个模块1
3
XILINX [ XILINX, INC ]
