R
的Virtex -II FPGA平台：功能描述。
（O / T） 1
属性INIT1
INIT0
SRHIGH
SRLOW
FF
LATCH
（O / T） CE
（O / T） CLK1
SR
SHARED
所有
注册REV
FF
LATCH
D2
Q2
D1
Q1
CE
CK1
SR REV
FF1
DDR多路复用器
FF2
（ OQ或TQ ）
（O / T） CLK2
CE
CK2
SR REV
属性INIT1
INIT0
SRHIGH
SRLOW
（O / T） 2
复位型
SYNC
ASYNC
DS031_25_110300
图4：
注册/锁存器配置在IOB座
输入/输出单个选项
VCCO
OBUF
钳
二极管
VCCO
节目
当前
10KΩ –
60KΩ
弱
管理人
每个器件焊盘具有可选的上拉和下拉所有
SelectI / O -超配置。每个器件垫
选购弱门将LVTTL ， LVCMOS和PCI
SelectI / O超结构，如图
的可选的上拉和下拉电阻值是
范围为10 - 60千欧，其是本说明书中为V
CCO
当电压为3.3V （仅适用于3.0〜 3.6V ）下工作。夹子
二极管总是存在的，即使当电源没有。
PAD
VCCO
10KΩ –
60KΩ
节目
延迟
IBUF
VCCAUX = 3.3V
VCCINT = 1.5V
DS031_23_022205
可选的弱保持器电路被连接到每个用户
I / O焊盘。选中时，电路监控上的电压
垫和弱驱动引脚为高电平或低电平。如果引脚
连接到多源信号，弱门将
保持信号在其最后的状态，如果所有驱动器被禁用。
维持有效的逻辑电平以这种方式消除了总线
喋喋不休。使能上拉或下拉的覆盖
弱保持电路。
LVTTL汇和源电流高达24 mA的电流。趋势/涌流
是可编程的LVTTL和LVCMOS SelectI / O-超
标准（见
驱动强度和摆率CON-
trols每个输出驱动器，最小化总线瞬变。为
LVDCI和LVDCI_DV2标准，驱动强度和
摆率控制不可用。
图5：
LVTTL ， LVCMOS或PCI SelectI / O-超
标准
DS031-2 （ V3.5 ） 2007年11月5日
产品speci fi cation
4模块2
4
XILINX [ XILINX, INC ]
