R
XC3000系列现场可编程门阵列
可配置逻辑块
的CLB阵列提供了从功能元件
该用户的逻辑构造。逻辑块是
布置在IOB中的周界内的矩阵。为
例如， XC3020A已安排在8 64这样的块
行和8列。开发系统用于
编译该配置数据将被加载到
内部配置存储器来定义操作
和每个块的互连。 CLB中的用户定义
和他们的互连网络可以通过自动完成
从原理图捕获逻辑图MATIC翻译或
可选择通过安装库或用户宏。
每个CLB有一个组合逻辑部，两个触发器，
和一个内部控制部。看
有：
5个逻辑输入（ A， B，C ， D和E） ;共同的时钟输入
（K） ;异步直接复位输入端（ RD ） ;和
能时钟（ EC） 。所有可以从互连从动
相邻的块的资源。每个CLB也具有两个
输出（ X和Y ），其可驱动的互连网络。
对于一个CLB内的任一触发器的数据输入，从供给
函数F或组合逻辑G的输出，或
阻塞输入， DI 。两个触发器中的每个CLB共享异步
异步的研发当中，并启用高时，占主导地位
在时钟输入。所有的触发器被复位
低有效芯片的输入， RESET ，或在配置过程中
流程。触发器共享能时钟（EC ），该
当低，再循环触发器“目前的状态和
抑制响应于该数据项或组合函数
输入一个CLB 。用户可以使这些控制输入
并选择其来源。用户也可以选择
时钟净投入（K ） ，以及在每一个积极意义
CLB 。这个可编程倒省去了
路线的整个设备的时钟信号的两个阶段。
DI
DATA IN
0
MUX
F
DIN
G
RD
QX
A
B
逻辑
变量
C
D
E
QY
F
DIN
G
0
MUX
1
D
Q
QY
组合
功能
G
G
Y
CLB输出
F
F
QX
X
1
D
Q
7
EC
能时钟
1 （启用）
RD
K
时钟
直接
RESET
RD
0 （禁止）
（全局复位）
X3032
图5 ：可配置逻辑块。
每个CLB包括组合逻辑部，两个触发器和一个程序存储器控制复用器选择
功能。它具有如下：
- 5逻辑变量输入A，B ，C ， D和E
- 在DI直接数据
- 一个能时钟EC
- 时钟（可逆）K
- 异步复位直接RD
- 两路输出X和Y
1998年11月9日（版本3.1 ）
7-9
XILINX [ XILINX, INC ]
