R
XC4000E和XC4000X系列现场可编程门阵列
额外的输入锁存器用于快速捕捉（仅XC4000X ）
该XC4000X IOB对附加可选锁存
输入。此闩锁，如图
的时钟由
输出时钟 - 用于输出时钟佛罗里达州的ip-佛罗里达州运 -
而不是输入时钟。因此，两个不同的时钟
可用于时钟的两个输入的存储元件。这
附加锁存器允许输入数据的速度非常快捕获，
然后由该IOB同步内部时钟
FL IP- FL运算或闭锁。
要使用此快速捕捉技术，驱动输出时钟
从一个的输出管脚（快速捕获锁存信号）
在XC4000X提供的全球早期缓冲区。该
第二个存储元件应主频由全球
低偏移的缓冲，对输入数据的同步
内部逻辑。 （见
这些特殊的缓冲区
在描述
快速捕捉锁存器（ FCL）主要设计用于使用
与全球早期缓冲区。为了快速捕捉，单个时钟
信号通过两个全局早期缓冲器和路由
全球低偏移缓冲器。 （这两个缓冲器共用一个输入
垫）的快速捕捉锁定的时钟由全球预
缓冲液和标准IOB FL IP- FL运算或锁存时钟由
全球低偏移缓冲器。这种模式是最安全的办法
使用快速捕获锁，因为时钟缓冲器上
两个存储元件用相同的垫来驱动。有
时钟焊盘之间没有外部时滞创造潜能
问题。
若要将快速捕捉锁定在一个设计中，使用了一
特殊符号库， ILFFX或ILFLX 。 ILFFX是一个反
父母与低快捕获锁后主动 - 高
输入IP- FL佛罗里达州运。 ILFLX是透明的，低的快速捕获
锁存器之后是透明的到高的输入锁存器。任何的
时钟输入可以驱动库之前反转元素
精神疾病，和逆变器被吸收到的IOB 。如果一个单一的
BUFG输出用于驱动两个时钟输入，所述软
洁具自动运行通过两个全局时钟
低抖动缓冲器和全球早期缓冲区，时钟
快速捕捉锁定合适。
还显示了一个两抽头延迟
输入。默认情况下，如果该快速捕获锁存的情况下，在Xilinx
软件假定一个全球早期缓冲器驱动时钟，
并且选择MEDDELAY确保零保持时间。选择
根据讨论中的先前所需的延迟
款。
IOB输出信号
输出信号可以在IOB内任选反转，
并能直接传递到垫或可以存储在一个
边沿触发FL IP- FL操作。这种IP- FL佛罗里达州运的功能
所示
高有效的三态信号，可以用来放置输出
把缓冲器处于高阻抗状态时，执行三态
输出或双向I / O 。在CON组fi guration控制时，
输出（OUT）和输出三态（T）的信号，可
反转。这些信号的极性是独立地CON-
科幻gured每个IOB 。
许多4 mA的最大输出电流特定网络阳离子
FPGA中经常迫使用户以添加外部缓冲器，其
是双向I / O口线特别繁琐。该
XC4000E和XC4000EX / XL设备解决了很多这样的
通过提供有保证的输出灌电流问题
12毫安。两个相邻的输出可以互连克斯特
应受下沉高达24 mA的电流。该XC4000E和XC4000EX / XL
FPGA能够这样直接驱动总线的印刷电路
板。
默认情况下，输出上拉结构CON组fi gured作为
TTL般的图腾柱。高级驱动器是一个n沟道上拉
晶体管，拉至电压一个晶体管阈值
下面VCC。另外，该输出可以在全球范围内CON连接G-
置的作为CMOS驱动器，与p沟道上拉晶体管
拉至Vcc 。此选项，应用使用比特流gen-
关合作软件，适用于该设备上的所有输出。这是
不单独编程。在XC4000XL ，所有输出
看跌期权被拉到正电源轨。
表11 ：输出触发器功能（主动崛起
边缘被示出）
模式
上电
或GSR
倒装佛罗里达州运
时钟
X
X
__/
X
0
时钟
启用
X
0
1*
X
X
T
0*
0*
0*
1
0*
D
X
X
D
X
X
Q
SR
Q
D
Z
Q
6
ILFFX
IPAD
D
Q
与内部
逻辑
GF
BUFGE
IPAD
BUFGLS
X9013
CE
C
图例：
X
__/
SR
0*
1*
Z
不在乎
上升沿
设置或重置价值。重置为默认值。
输入为低电平或悬空（默认值）
输入为高电平或悬空（默认值）
3-state
图17 ：示例使用XC4000X整箱
1999年5月14日（版本1.6 ）
6-23
XILINX [ XILINX, INC ]
