R
的Virtex ™ -E 1.8 V现场可编程门阵列
资源。路由资源的丰度允许
的Virtex -E系列，以满足即使是最大且最
复杂的设计。
的Virtex -E FPGA是基于SRAM ，并通过定制
加载配置数据到内部存储器单元。 CON-
成形的数据可以从外部SPROM （ mas-读
之三串行模式） ，或者可以被写入到FPGA
（ SelectMAP ™ ，从串行和JTAG模式） 。
该标准赛灵思基础系列™和联盟
系列™开发系统提供完整的设计
针对Virtex -E的支持，从行为涵盖各方面
和原理图输入，通过模拟，自动设计
翻译和实施，创造和下
加载配置比特流。
表2：
对于常见的电路功能表现
功能
寄存器到寄存器
加法器
流水线乘法器
地址译码器
16 ： 1多路复用器
奇偶树
9
18
36
16
64
8x8
16 x 16
16
64
4.3纳秒
6.3纳秒
4.4纳秒
5.1纳秒
3.8纳秒
5.5纳秒
4.6纳秒
3.5纳秒
4.3纳秒
5.9纳秒
位
的Virtex -E （ -7 ）
更高的性能
的Virtex -E设备提供比以前更好的性能
世代的FPGA 。设计可以实现同步
系统时钟频率高达240 MHz ，包括I / O或622 Mb / s的
使用源同步数据传输architech-
作上。的Virtex -E的I / O完全符合3.3 V PCI规范
系统蒸发散和接口可以实现，在操作
33 MHz或66 MHz的。
虽然性能设计相关的，许多设计
在速度超过133 MHz和可以在内部操作
达到了311兆赫。
显示性能数据
代表性的电路，采用最坏情况下的时序参数。
芯片至芯片
HSTL IV类
LVTTL ， 16毫安，快速压摆
LVDS
LVPECL
的Virtex -E器件/封装组合和最大I / O
表3：
的Virtex -E系列的最大用户I / O通过器件/封装（不包括专用时钟引脚）
XCV
50E
CS144
PQ240
HQ240
BG352
BG432
BG560
FG256
FG456
FG676
FG680
FG860
FG900
FG1156
512
176
176
176
284
176
312
404
444
512
512
660
660
660
512
660
700
724
804
804
804
512
660
196
260
260
316
316
404
316
404
404
404
404
94
158
XCV
100E
94
158
XCV
200E
94
158
158
158
158
158
XCV
300E
XCV
400E
XCV
600E
XCV
1000E
XCV
1600E
XCV
2000E
XCV
2600E
XCV
3200E
DS022-1 （ V2.2 ） 2001年11月9日
初步产品规格
1-800-255-7778
4个模块1
3
XILINX [ XILINX, INC ]
