MT9162
SSI模式
数据表
在SSI总线由一个名为声浪和DOUT分别，时钟输入输入和输出的串行数据流
信号（ CLOCKin ） ，和一个帧选通输入（STB） 。也需要SSI的操作，如果A 4.096 MHz主时钟
比特时钟是小于512千赫。的时序要求的SSI分别示于图5 & 6 。
在SSI模式下， MT9162只支持B信道操作。因此， SSI的方式发送和接收B信道
数据总是在由STB输入所定义的信道。
数据选通信号输入端STB确定用于发送和接收数据的设备所使用的8比特时隙。这
是一种活性高的信号用8 kHz的重复率。
SSI的动作被分离成基于所提供的位时钟的数据速率两类。如果比特时钟是
512千赫兹或更高，则其由内部MT9162功能允许同步操作直接使用。如果
可用的位时钟为128千赫或256千赫，则4096千赫的主时钟是必需的导出的时钟为内部
MT9162的功能。
应用场合位时钟（ BCL ）低于512千赫被指定为异步的。该MT9162将重新调整其
内部时钟，使操作时，外部主机和位时钟是异步的。控制引脚CSL2 ，
CSL1和CSL0用于编程的比特率。
串行
PORT
过滤器/解码器和模拟接口
AOUT +
解码器
2.05分贝
接受
滤波器增益
0分贝
-2.05分贝
接收器
司机
20kΩ
PCM
D
in
AOUT-
PCM
D
OUT
编码器
-2.05分贝
发射滤波器
发射滤波器
收益
收益
0
0dB
dB
+7
（1 dB步进）
发送增益
-0.37分贝
发送
收益
8.42分贝
AIN +
AIN-
类似物
输入
内部设备
外部设备
图3 - 音频增益分区
对于同步操作，数据从锭由定义的时隙期间取样，对BCL的下降沿
STB输入。数据变为可用，在DOUT上，对BCL由STB输入所定义的时间段期间的上升沿。
DOUT为三态在任何时候，当机顶盒是不正确的。如果机顶盒是有效的，那么安静的代码将在DOUT上传输的过程中
有效频闪时期。还有就是通过同步操作的PCM串行电路无帧延迟。
5
卓联半导体公司
ZARLINK [ ZARLINK SEMICONDUCTOR INC ]
