Z84C90
KIO串行/并行计数器定时器
6
注意：
口B不支持的模式2操作，并且可以在只使用
模式3时，端口A编程模式2. BRDY不
与B端口相关联，当它在模式3时。
ASTB ， BSTB 。
端口选通（输入，低电平有效） 。这些信号指示该外围设备
设备已经执行了转移。在模式0中，所述信号指示所述外围设备
接受该数据出现在端口引脚。在模式1中，信号会导致在数据
端口引脚进行锁存到端口A.在模式2 ， ASTB低导致输出的数据
端口A的数据锁存器被放置在端口A引脚。 BSTB低导致数据本
在端口A引脚被锁存到端口A的输入数据锁存器。当前的端
事务是注意到这些信号的上升沿。
注意：
口B不支持的模式2操作，并且能够在仅使用
模式3时，端口A编程模式2. BSTB不
与B端口相关联，当它在模式3时。
CLK/TRG0–CLK/TRG3.
外部时钟/定时器触发（输入，用户可选择的活动
高或低） 。这四个引脚对应KIO四个计数器/定时器通道。
在计数器模式下，每个有效边沿会导致递减计数器递减。在定时器模式下，
积极的上升沿启动定时器。
CLKOUT 。
时钟输出（输出） 。这个输出是一个除以2的振荡器（XTAL ）
输入。
时钟。
系统时钟（输入）。这个时钟必须是相同的（或衍生物）的
CPU时钟。如果输出CLKOUT信号被用作系统时钟，则这两个引脚必须
连接在一起。
CS 。
芯片选择（输入，低电平有效） 。用于激活内部寄存器解码mech-
anism并允许KIO执行来自CPU的数据传送到/ 。
CTSA ， CTSB 。
清除发送（输入，低电平有效） 。这些信号的调制解调器控制显
的NAL用于串行通道。当设定为自动启动，低这两个引脚上
使它们各自的发射器。如果没有编程为自动启动，这些引脚可
可以用作通用输入信号。
D
0
–D
7
。数据总线（双向，高电平有效，三态） 。用于之间的数据交换
CPU和KIO用于编程和数据传输。克钦独立组织还监测数据
总线RETI指令以维持其在服务中断（ IUS ）的状态。
DCDA ， DCDB 。
数据载波检测（输入，低电平有效） 。这些信号是调制解调器CON-
控制信号的串行通道。当设定为自动启动，低这些
引脚使各自的接收器。如果没有编程为自动启动，这些引脚可
可以用作通用输入信号。
DTRA ， DTRB 。
数据终端就绪（输出，低电平有效） 。这些信号是调制解调
串行通道的控制信号。他们遵循编程到其各自的国家
略去串行通道，并复用端口C，位5和2。
PS011802-0902
ZILOG [ ZILOG, INC. ]
