Z84C90
KIO串行/并行计数器定时器
8
•
•
SIO通道关闭
禁用中断标志。
所有控制寄存器必须在硬件复位后，被改写。
RTSA ， RTSB 。
请求发送（输出端，低电平有效） 。这些信号的调制解调器控制
其串行通道的信号。他们按照编入反向状态的
各自的串行通道，和被复用端口C，位4和3中。
RxCA ， RxCB 。
接收时钟（输入，低电平有效） 。这些时钟被用来组装
在接收移位寄存器的数据为他们的串行通道。采样数据的上升
在时钟的边缘。
RXDA ， RXDB 。
接收数据（输入端，高电平有效）。这些引脚的输入数据引脚
接收移位寄存器的串行通道。
SYNCA ， SYNCB 。
同步（双向，低电平有效） 。在异步
操作模式时，这些引脚的作用非常类似的CTS和DCD引脚。转变影响
同步/亨特状态位为各自的串行通道，但没有别的目的。这些
引脚复用端口C，分别为6位和1 。
TxCA ， TxCB 。
传输时钟（输入，低电平有效） 。这些时钟被用于发送
从发送移位寄存器的数据为他们的串行通道。数据时所发送的
落下的时钟的边缘。
TxDA ， TXDB 。
发送数据（输出端，高电平有效）。这些引脚的输出数据引脚
从发送器，用于他们的串行信道。
WT / RDYA ， WT / RDYB 。
等待/就绪（输出，当为等待编程的开漏;
三态，当编程就绪） 。这些引脚可以编程为就绪线
一个DMA控制器或等待线，用于连接到一个CPU中。作为一名准备一行，这些引脚indi-
美食（当低电平有效）发射机或接收机要求之间的转移
串行通道和DMA 。作为一个等待线，这些引脚决定了CPU的（低的时候）
必须等到发射器或接收器可以完成所要求的交易。这些
引脚复用端口C，位7和0。
XTALI 。
晶振/时钟连接。 （输入）。
XTALO 。
晶体连接。 （输出） 。
ZC/TO0–ZC/TO3.
零计数/超时（输出高电平有效）。这四个引脚输出
把从KIO四个计数器/定时器通道。每个引脚的高脉冲时，其相应
响应递减计数器达到0 。
PS011802-0902
ZILOG [ ZILOG, INC. ]
