AD7769
1, 2
(V = +5 V 5%; V
时序特性
对于ADC和DAC ，V
CC
= + 12V 10 ％ ; AGND [ ADC ] = AGND [ DAC ] = DGND = 0V。
BIAS
= +5 V, V
摇摆
= +2.5 V.)
DD
参数
ADC / DAC控制时序
CS
to
WR
建立时间
CS
to
WR
保持时间
ADC / DAC
to
WR
建立时间
ADC / DAC
to
WR
保持时间
CHA / CHB
to
WR
建立时间
CHA / CHB
to
WR
保持时间
WR
脉冲宽度
ADC转换时序
使用外部时钟
WR
to
INT
低延迟
使用内部时钟
WR
to
INT
低延迟
WR
to
INT
高延迟
WR
到数据有效延迟
3
ADC读时序
CS
to
RD
建立时间
CS
to
RD
HOLD MODE
RD
到数据有效延迟
3
总线释放时间后，
RD
高
4
RD
to
INT
高延迟
RD
脉冲宽度
DAC的写时序
数据有效到
WR
建立时间
数据有效到
WR
保持时间
WR
以DAC输出建立时间
LABEL
t
1
t
2
t
3
t
4
t
5
t
6
t
7
在限制限制在
+25 （C T）
民
, T
最大
0
0
0
0
0
0
80
0
0
0
0
0
0
80
单位
ns（最小值）
ns（最小值）
ns
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
测试条件/评论
t
8
t
8
t
9
t
9
t
10
t
10
t
11
t
12
t
13
t
13
t
14
t
15
t
15
t
16
t
17
t
18
t
19
2.6
1.9/3.0
85
120
t
8
+70
t
8
+110
0
0
15/65
30/100
15/65
80
110
t
13
65
15
4
2.6
1.9/3.0
85
120
t
8
+70
t
8
+110
0
0
15/65
30/100
15/65
80
110
t
13
65
20
4
µs
最大
µs
最小/最大
ns（最大值）
ns（最大值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns的最小/最大
ns的最小/最大
ns的最小/最大
ns（最大值）
ns（最大值）
ns（最小值）
NS nıin
ns（最小值）
µs
最大
加载图3 ，C电路
L
= 20 pF的
加载图3 ，C电路
L
= 20 pF的
通常2.5
µs
加载图3 ，C电路
L
= 20 pF的
加载图3 ，C电路
L
= 100 pF的
加载图1 ，C电路
L
= 20 pF的
加载图1 ，C电路
L
= 100 pF的
加载图1 ，C电路
L
= 20 pF的
加载图1 ，C电路
L
= 100 pF的
加载图2的电路
加载图3 ，C电路
L
= 20 pF的
加载图3 ，C电路
L
= 100 pF的
被T确定
13
加载图4的电路
笔记
1
参见图11，图12和图13 。
2
在+ 25 ° C样品测试，以确保合规性。所有的输入信号是从1.6V的电压电平中指定与指定tR = tF = 5纳秒（10％至90％的5伏），并定时
3
t
10
和T
13
测量与图1的负载电路并且被定义为所需的输出时间跨越0.8V或2.4V。
4
t
14
被定义为当加载的图2的电路来改变0.5伏所需的数据线的时间。
特定网络阳离子如有更改，恕不另行通知。
图1.负载电路进行数据访问时间测试
图2.负载电路的总线释放时间测试
图3.负载电路
RD
和
WR
to
INT
延迟测试
图4.负载电路DAC建立时间测试
–4–
REV 。一
AD [ ANALOG DEVICES ]
