AD7895
引脚功能说明
针
号
1
针
助记符
在REF
描述
参考电压输入。外部参考源应连接到该引脚提供为参考
EnCE的电压为AD7895的转换过程。 IN输入裁判缓冲芯片。标称REF-
erence电压， AD7895的正确操作是+2.5 V.
模拟量输入通道。模拟输入范围是
±
10 V （ AD7895-10 ） ，
±
2.5 V （ AD7895-3 ）和0 V至
+2.5 V（ AD7895-2 ） 。
模拟地。对于采样/保持，比较器，数字电路和DAC的参考地。
串行时钟输入。外部串行时钟被施加到该输入，以从AD7895获得的串行数据。
一种新的串行数据位同步输出这个串行时钟的下降沿。数据保证有效期为10纳秒
在这之后的下降沿使数据能够在下降沿被接受时快速串行时钟被使用。该
串行时钟输入端，应采取低在串行数据传输的结束。
串行数据输出。来自AD7895的串行数据，在该输出被提供。串行数据时钟输出
通过SCLK的下降沿，但数据也可以读在SCLK的下降沿。这是可能的
因为数据比特，N是有效的SCLK （数据保持时间）的下降沿后在指定的时间（参见图4） 。
十六位的串行数据被提供有四个前导零后跟12比特的转换数据。
在SCLK的第十六下降沿， SDATA线保持的数据保持时间，然后被禁用
（三态） 。输出数据编码为二进制补码的AD7895-10 ， AD7895-3和直二进制
在AD7895-2 。
在BUSY引脚用于指示何时部件是做一个转换。在BUSY引脚将变高的
的下降沿
CONVST
并且将返回低电平时，转换完成。
转换的开始。边沿触发逻辑输入。在这个输入的下降沿，跟踪/保持器进入其保持
模式，并转换被启动。如果
CONVST
是低的转换结束时，该部分进入加电
关断模式。在这种情况下，上升的边缘
CONVST
“唤醒”的一部分。
正电源电压， + 5V
±
5%.
2
3
4
V
IN
GND
SCLK
5
SDATA
6
7
忙
CONVST
8
V
DD
引脚配置
DIP和SOIC
REF IN 1
V
IN
2
8 V
DD
7
CONVST
顶视图
GND 3 （不按比例） 6 BUSY
SCLK 4
5 SDATA
AD7895
–4–
第0版
AD [ ANALOG DEVICES ]
