AD9851
参考
时钟
DDS电路原理
N
相
累加器
振幅/ SINE
CONV算法
D / A
变流器
LP
比较
时钟
OUT
调谐字指定
输出频率作为
分数REF时钟
频率
在数字
DOMAIN
图11. DDS的基本原理框图和AD9851的信号流
操作原理及应用
在AD9851采用直接数字合成（ DDS ）技术，
一个数控振荡器（NCO）的形式，以gen-
中心提供全方位的频率/相位敏捷的正弦波。数字正弦波
通过内部10位高速D / A转换成模拟形式
转换器。一个板上高速比较器提供给
翻译的模拟正弦波变成低抖动的TTL / CMOS
兼容输出的方波。 DDS技术是一种创新
略去电路架构，允许快速和精确的操控
它的输出字，在全数字控制。 DDS还可以
非常高的分辨率输出的增量选频
昆西。的AD9851允许的输出频率分辨率
大约0.04赫兹，180 MSPS时钟速率的选择
直接使用参考时钟或通过接合6× REFCLK
乘数。在AD9851的输出波形的相位continu-
OU中从一个输出频率变化到另一个。
的基本功能方框图和信号流
AD9851的配置为一个时钟发生器示于图11 。
在DDS电路基本上是一个数字分频器功能
化，其增量分辨率是由频率决定
系统时钟，和N （比特中的调谐字数目）。
相位累加器是一个可变模计数器，在
递增，每次存储在其中的数它接收时钟
脉搏。当计数器达到满刻度为“环绕”
使得相位累加器的输出相位连续。该
频率控制字设置计数器，的模数
有效地确定该增量的大小（ Δ相位），该
将被添加到的值中的相位累加器上的下一个
时钟脉冲。较大增加的增量，更快的
累加器环绕，这导致更高的输出
频率。
在AD9851采用了创新的和专有的“角
旋转“的算法，该算法的数学变换的14位的
32位的相位累加器的10位截断值
传递给DAC量化的振幅。这种独特的
F
OUT
信号幅度
算法使用一个大量减少的ROM查找表和DSP以
执行此功能。这有助于小尺寸和
AD9851的低功耗。
输出频率，系统时钟之间的关系
和AD9851的调谐字是由以下公式确定：
f
OUT
= （ Δ相位
×
系统时钟） / 2
32
其中：
-PHASE
= 32位频率控制字十进制值。
系统时钟
=直接输入参考时钟（以MHz为单位）或6的
输入时钟（以MHz为单位） ，如果6 REFCLK乘法器从事。
f
OUT
=以MHz为单位的输出信号的频率。
DDS内核的数字正弦波输出驱动内部
高速10位D / A转换器，将建设正弦
波模拟形式。该DAC进行了优化动态
性能和低干扰的能量，这导致在低
在AD9851的杂散和抖动性能。可以把DAC
无论是在单端的，图2和图8中，或昼夜温差下操作
髓鞘输出的配置，图9和图10， DAC输出
当前和R
SET
值是使用以下测定
表达式：
I
OUT
= 39.93/R
SET
R
SET
= 39.93/I
OUT
由于AD9851的输出为一个取样的信号，它的输出
频谱遵循奈奎斯特采样定理。具体而言，其
输出频谱中包含了基本的加混叠信号
（图像）发生在系统时钟的整数倍
频率
±
选定的输出频率。图形表象
所采样的频谱sentation ，具有锯齿的图像，显示在
图12.常规可用带宽被认为是延长
从DC到1/2的系统时钟。
在图12所示的例子中，系统时钟为100MHz
和输出频率设置为20兆赫。如可以看到的，在
混叠图像是非常突出的一个相对高的能量，
SIN （ X） /信封
= ( )F/F
C
F
C
–F
O
F
C
F
C
+F
O
2F
C
–F
O
2F
C
+F
O
3F
C
–F
O
0Hz
（DC）的
20MHz
80MHz
120MHz
1ST IMAGE
第2幅图像
100MHz
系统时钟频率
180MHz
3RD图像
220MHz
第四届图像
280MHz
5TH图像
一个采样的sin（x ） / X信号图12.输出频谱
–8–
版本C
AD [ ANALOG DEVICES ]
