CY7C63722C
CY7C63723C
CY7C63743C
图36.中断控制器逻辑框图
USB - PS / 2清除
CLR
1
USB-
PS/2
INT
D
CLK
Q
启用[ 0 ]
（寄存器0x20的）
USB - PS / 2 IRQ
128微秒CLR
128 μs的IRQ
1毫秒CLR
1毫秒IRQ
EP0 CLR
EP0 IRQ
CLR EP1
EP1 IRQ
EP2 CLR
EP2 IRQ
SPI CLR
SPI IRQ
捕捉A CLR
捕捉A IRQ
捕捉B CLR
捕捉B IRQ
GPIO CLR
GPIO IRQ
唤醒CLR
CLR
1
WAKE -UP
INT
D
CLK
Q
唤醒IRQ
打断
向量
给CPU
中央处理器
IRQOUT
IRQ待定
（第7位，注册为0xFF ）
IRQ
1
EP2
INT
CLR
Q
D
CLK
启用[ 2 ]
（寄存器为0x21 ）
全球
打断
启用
位
CLR
INT启用
SENSE
（第2位，注册为0xFF ）
通过DI ， EI和控制
RETI指令
打断
应答
启用[ 7 ]
（寄存器0x20的）
打断
优先
编码器
位＃
位名称
读/写
RESET
7
W
0
6
W
0
5
W
0
4
W
0
3
W
0
2
W
0
1
W
0
0
W
0
位[ 7 ： 0 ] ： P1 [ 7 ： 0 ]中断使能
1 =允许从相应的输入引脚GPIO中断。
从相应的输入0 =禁止GPIO中断
引脚。
触发中断的极性被独立地控制
每个GPIO管脚由GPIO中断极性寄存器。
和
控制每个GPIO的中断极性
引脚。
位＃
位名称
读/写
RESET
W
0
W
0
7
6
5
W
0
4
W
0
3
W
0
2
W
0
1
W
0
0
W
0
P0中断使能
图37.端口0中断使能寄存器（地址0×04 ）
位[ 7 ： 0 ] ： P0 [ 7 ： 0 ]中断使能
1 =允许从相应的输入引脚GPIO中断。
从相应的输入0 =禁止GPIO中断
引脚。
位＃
位名称
读/写
RESET
W
0
W
0
7
6
5
W
0
4
W
0
3
W
0
2
W
0
1
W
0
0
W
0
P0中断极性
P1中断使能
图39.端口0中断使能寄存器
（地址0×06 ）
位[7： 0]： P0 [ 7：0]中断极性
1 =上升GPIO边缘
0 =下降沿GPIO边缘
图38.端口1中断使能寄存器
（地址0x05 ）
文件编号： 38-08022牧师* E
53第33页
CYPRESS [ CYPRESS SEMICONDUCTOR ]
