24AA65/24LC65/24C65
表1-2:
AC特性
V
CC
= 1.8V-6.0V
性病。 MODE
符号
民
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升时间
SDA和SCL下降时间
启动条件建立时间
启动条件建立时间
数据输入保持时间
数据输入建立时间
停止条件的建立时间
时钟输出有效
总线空闲时间
F
CLK
T
高
T
低
T
R
T
F
T
HD
:
STA
T
SU
:
STA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
AA
T
BUF
—
4000
4700
—
—
4000
4700
0
250
4000
—
4700
最大
100
—
—
1000
300
—
—
—
—
—
3500
—
V
CC
= 4.5-6.0V
快速模式
民
—
600
1300
—
—
600
600
0
100
600
—
1300
最大
400
—
—
300
300
—
—
—
—
—
900
—
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
备注
参数
(注1 )
(注1 )
在此之后的第一个科幻
产生时钟脉冲
仅与
重复启动条件
输出下降时间从V
IH
min至T
OF
—
250
20 + 0.1
250
ns
V
IL
最大
C
B
50
—
50
—
ns
(注3)
输入滤波器尖峰抑制
T
SP
( SDA和SCL引脚)
—
5
—
5
MS /页
(注4 )
写周期时间
T
WR
耐力
高耐力座
10M
—
10M
—
循环25 ℃,
阵列的休息
1M
—
1M
—
注1 :
没有100 %的测试。 ç
B
=在pF的总线上的总电容。
2:
作为发送器,器件必须提供内部最小延迟时间,以弥补理解过程把网络定义区域
(最低300纳秒) SCL的下降沿,以避免产生意外的启动或停止条件。
3:
合并牛逼
SP
和V
HYS
规格是由于新的施密特触发器输入,提供改进
噪声和尖峰脉冲抑制。这省去了一个钛特定网络连接的阳离子为标准操作。
4:
示出的时间为8个字节的单个页面。通过装入写的页的数量乘以
高速缓存的总时间。
5:
该参数没有进行测试,但性能可以保证。对于一个具体的估计耐用
应用程序,请查阅Total Endurance™模型,可从www.microchip.com下载。
(注2 )
时间总线必须保持
之前,新的免费
传输开始
(注1 ) ,
C
B
≤
100 pF的
图1-2:
总线时序数据
T
F
T
高
T
低
T
R
SCL
T
SU
:
STA
T
HD
:
STA
SDA
IN
T
SP
T
AA
SDA
OUT
T
AA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
BUF
DS21073J第4页
2003 Microchip的技术公司