VIS
P
in Configurations
VG36128401BT / VG36128801BT / VG36128161BT
CMOS Synchronous Dynamic RAM
VG36128401 (x4)
VG36128801 (x8)
VG36128161 (x16)
V
DD
NC
V
DDQ
NC
DQ0
V
SSQ
V
DD
DQ0
V
DDQ
NC
DQ1
V
SSQ
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SSQ
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
V
SS
NC
UDQM
CLK
CKE
NC
V
SS
DQ7
V
SSQ
NC
DQ6
V
DDQ
NC
DQ5
V
SSQ
NC
DQ4
V
DDQ
NC
V
SS
NC
DQM
CLK
CKE
NC
V
SS
NC
V
SSQ
NC
DQ3
V
DDQ
NC
NC
V
SSQ
NC
DQ2
V
DDQ
NC
V
SS
NC
DQM
CLK
CKE
NC
DQ3
NC
NC
DQ4
NC
DQ2
V
DDQ
V
DDQ
V
DDQ
DQ5
NC
NC
DQ6
DQ1
DQ3
V
SSQ
V
SSQ
V
SSQ
DQ7
NC
NC
V
DD
V
DD
V
DD
NC
NC
LDQM
WE
/WE
WE
/CAS
/CAS
/CAS
/RAS
/RAS
/RAS
/CS
/CS
/CS
BA0(A13)
BA0(A13)
BA0(A13)
BA1(A12) BA1(A12)
BA1(A12)
A
10
A
10
A
10
A
0
A
0
A
0
A
1
A
1
A
1
A
2
A
2
A
2
A
3
A
3
A
3
V
DD
V
DD
V
DD
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
Pin Descriptions
Pin Name
CLK
CKE
/CS
/RAS
/CAS
/WE
DQ0 ~ DQ15
Function
Master Clock
Clock Enable
Chip Select
Row Address Strobe
Column Address Strobe
Write Enable
Data I/O
Pin Name
DQM
A0-11
BA0,1
V
DD
V
DDQ
V
SS
V
SSQ
Function
DQ Mask Enable
Address Input
Bank Address
Power Supply
Power Supply for DQ
Ground
Ground for DQ
Document :1G5-0183
Rev.1
Page 2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
