欢迎访问ic37.com |
会员登录 免费注册
发布采购

高精度库仑计:DS2740(七)

日期:2009-8-27 (来源:互联网)

表4. 功能命令

1-Wire信令1-Wire总线需要严格的信令协议来保证数据的完整性。DS2740使用以下四种信令协议:初始化过程(复位脉冲和随后的在线应答脉冲)、写0、写1以及读数据。除了在线应答脉冲以外,所有其他信令均由总线主机发出。

开始与DS2740进行任何通信都必需的初始化过程在图11中给出。复位脉冲之后的在线应答脉冲表明DS2740已经准备好接收网络地址命令。总线主机发出(Tx) tRSTL宽的复位脉冲,然后总线主机释放数据线,进入接收模式(Rx)。之后上拉电阻将1-Wire总线拉至高电平。DS2740检测到DQ引脚的上升沿后等待tPDH时间,然后发出tPDL宽的在线应答脉冲。

图11. 1-Wire初始化时序

写时隙写时隙以总线主机将1-Wire总线从逻辑高(无效)电平拉至逻辑低电平开始。写时隙有两种类型:写1和写0。所有写时隙必须保持tSLOT时间,并且写时隙之间需要1μs的最小恢复时间(tREC)。DS2740将在线路下降沿之后的15μs至60μs之间(高速模式下在2μs至6μs之间)采样1-Wire总线数据。如果采样时总线为高电平,则为写1时隙。如果采样时总线为低电平,则为写0时隙(参见图12)。总线主机若要产生写1时隙,必须先拉低总线,然后释放以允许其在写时隙开始后的15μs (高速模式下为2μs)内拉为高电平。主机若要产生写0时隙,必须拉低总线,并在写时隙持续时间内保持为低电平。

读时隙读时隙以总线主机将1-Wire总线从逻辑高电平拉至逻辑低电平开始。总线主机必须使总线保持低电平的时间至少持续1μs,然后再释放总线允许DS2740输出有效数据。总线主机在读时隙开始tRDV时间后采样数据。DS2740在读时隙结束时释放总线,允许外部上拉电阻将其拉至高电平。所有读时隙必须持续tSLOT,并且在读时隙之间需要1μs的最小恢复时间(tREC)。详细信息参见图12。

图12. 1-Wire写时隙和读时隙