AD9214是一个10位单片采样模数转换器带片内跟踪保持电路的转换器（ADC）

特征

信噪比=57分贝@39兆赫模拟输入（-0.5 dBFS）；低功率；在65 MSPS时为190兆瓦；105 MSPS时285兆瓦；30兆瓦断电模式；300兆赫模拟带宽；片上参考和跟踪/保持；1 V p-p或2 V p-p模拟输入范围选项；单个3.3 V电源操作（2.7 V-3.6 V）；二进制补码或偏移量数据格式选项。

应用

电池供电仪表；手持英雄望远镜；低成本数字示波器；超声波设备；反向路径电缆；宽带无线；住宅电力线网。

产品描述

AD9214是一个10位单片采样模数转换器带片内跟踪保持电路的转换器（ADC），以及为低成本、低功耗、小尺寸和易用性而优化。该产品的转换率高达105msps在整个工作范围内具有出色的动态性能。ADC只需要一个3.3 V（2.7 V至3.6 V）的电源提供一个用于全性能操作的编码时钟。不许多系统需要外部参考或驱动程序组件应用。数字输出与TTL/CMOS兼容一个独立的输出电源管脚支持接口3.3伏或2.5伏逻辑。时钟输入与TTL/CMOS兼容。停电时状态下，功率降低到30兆瓦。增益选项允许支持1 V p-p或2 V p-p模拟信号输入摆幅。AD9214采用先进的CMOS工艺制造提供28铅表面贴装塑料包装（28-SSOP）规定在工业温度范围内（–40°C至+85°C）。

产品亮点

高性能卓越的交流性能，从65毫每秒至105 MSPS。信噪比大于55分贝58分贝。

低功率AD9214在285兆瓦时消耗了在现有的高速单片解决方案中可用的电源。在睡眠模式下，功率降低到30兆瓦。

单电源AD9214使用单3V电源，简化了系统电源设计。它还具有一个单独的数字输出驱动电源线，以适应2.5V逻辑系列。小型封装AD9214封装在一个28导的小型封装中表面贴装塑料包装（28-SSOP）。

术语模拟带宽

模拟输入频率，在该频率下，基频的频谱功率（由FFT分析确定）降低3db。

孔径延迟

编码命令上升沿50%点与模拟输入采样时刻之间的延迟。

孔径不确定度（抖动）

孔径延迟的采样-采样变化。

差分模拟输入电阻

输入电容和差分模拟输入阻抗在每个模拟输入端口测得的实际阻抗和复阻抗。静态测量电阻，用网络分析仪测量电容和差动输入阻抗。

差分模拟输入电压范围

必须施加在转换器上以产生满标度响应的峰-峰差分电压。峰值差分电压是通过观察一个引脚上的电压，然后从另一个引脚上减去电压来计算的，另一个引脚的电压是180度异相。通过将输入相位旋转180度并再次进行峰值测量来计算峰间差分。然后计算两个峰值测量值之间的差异。

微分非线性

任何码宽与理想1lsb步距的偏差。

有效位数

有效比特数（ENOB）由测量的SNR根据以下等式计算：

编码脉冲宽度/占空比

脉冲宽度高是编码脉冲保持逻辑“1”状态以达到额定性能的最小时间量；脉冲宽度低是编码脉冲保持低状态的最小时间量。参见文本中更改tENCH的时间含义。在给定的时钟速率下，这些规范定义了可接受的编码占空比。

满标度输入功率

以dBm表示。使用以下公式计算：

增益误差

增益误差是ADC的测量值与理想满标度输入电压范围之间的差值。

谐波失真，秒

二次谐波分量的均方根信号振幅与均方根值之比，用dBc表示。

谐波失真，第三

三次谐波分量的均方根信号振幅与均方根值之比，用dBc表示。

积分非线性

传递函数与用最小二乘曲线拟合确定的“最佳直线”以1lsb的分数测量的参考线的偏差。

最小转换率

最低模拟信号频率的信噪比低于保证限值不超过3db的编码速率。

最大转化率

执行参数测试时的编码速率。

输出传播延迟

编码和编码的差分交叉和所有输出数据位在有效逻辑电平内的时间之间的延迟。

噪声（适用于ADC内的任何范围）

其中，Z是输入阻抗，FS是所述频率的设备满标度，SNR是特定输入电平的值，Signal是以低于满标度的dB为单位报告的ADC内的信号电平。该值包括热噪声和量化噪声。

电源抑制比

输入偏移电压变化与电源电压变化的比率。

信噪比和失真（SINAD）

有效值信号振幅（设为满刻度以下0.5分贝）与所有其他谱分量（包括谐波但不包括直流电）之和的有效值之比。

信噪比（无谐波）

有效值信号振幅（在满标度以下0.5分贝处设置）与所有其他谱分量之和的有效值之比，不包括前五次谐波和直流电。

无杂散动态范围（SFDR）

峰值杂散频谱分量的均方根信号振幅与均方根值之比。峰值杂散分量可以是谐波，也可以不是谐波。可以用dBc（即，随着信号电平降低而降低）或dBFS（始终与转换器满标度相关）报告。

双音互调失真抑制

输入音的均方根值与最差三阶互调产物的均方根值之比；用dBc表示。

双音SFDR

任一输入音的均方根值与峰值杂散分量的均方根值之比。峰值杂散分量可以是互调失真产物，也可以不是互调失真产物。可以用dBc（即，随着信号电平降低而降低）或dBFS（始终与转换器满标度相关）报告。

最差的其他刺激

dBc中报告的最差杂散分量（不包括二次谐波和三次谐波）的均方根信号振幅与均方根值的比值。

瞬态响应时间

瞬态响应定义为ADC在从负满标度以上10%到正满标度以下10%的瞬态后重新获得模拟输入所需的时间。

超出范围的恢复时间

超出范围恢复时间是指ADC在从正满刻度以上10%过渡到负满刻度以上10%或从负满刻度以下10%过渡到正满刻度以下10%后重新获得模拟输入所需的时间。

等效电路

操作理论

AD9214架构是一种采用开关电容技术的位/级流水线转换器。这些阶段确定7个msb并驱动3位闪存。每个阶段提供足够的重叠和误差校正，从而优化比较器的精度。输入缓冲区是差分的，两个输入都是内部偏置的。这允许最灵活地使用AC或DC和差分或单端输入模式。输出暂存块对齐数据，执行错误更正并将数据馈送到输出缓冲区。输出缓冲区由单独的电源供电，允许支持不同的逻辑系列。在断电期间，输出进入高阻抗状态。

应用AD9214编码AD9214

任何高速A/D转换器都对用户提供的采样时钟质量极其敏感。轨道/保持电路本质上是一个混频器。时钟上的任何噪声、失真或定时抖动都将与A/D输出处的所需信号相结合。因此，在设计AD9214的编码输入时已经相当小心，并且建议用户对时钟源给予相应的考虑。编码输入完全兼容TTL/CMOS，通常应直接由低抖动、晶体控制的TTL/CMOS振荡器驱动。

编码输入内部偏置，允许用户在时钟信号中进行交流耦合。最干净的时钟源通常是产生纯正弦波的晶体振荡器。图7说明了交流耦合这样一个源到编码输入。

参考电路

AD9214的参考电路由REFSENSE配置（针脚3）。通过将REFSENSE外部连接到AGND，ADC被配置为使用内部基准（~1.25v），并且REF pin连接（pin 4）被配置为内部基准电压的输出。

如果REFSENSE外部连接到AVDD，则ADC被配置为使用外部引用。在此模式下，REF引脚被配置为参考输入，并且必须由外部1.25 V参考驱动。

在任一配置中，模拟输入电压范围（根据DFS/增益确定的1v p-p或2v p-p）将线性跟踪参考电压，并且应在REF和AGND之间连接外部旁路电容器以降低参考上的噪声。在实践中，当外部基准被调整为±5%时，性能没有明显的下降。

DFS/增益

DFS/增益（数据格式选择/增益）输入（引脚2）控制ADC的输出数据格式和增益（模拟输入电压范围）。下表描述了它的操作。

驱动模拟输入

AD9214的模拟输入是差分缓冲器。如等效电路所示，每个差分输入在~AVDD/3处内部直流偏置，以允许模拟输入信号的交流耦合。模拟信号也可以是直流耦合的。在这种情况下，直流负载将相当于~10 kΩ至AVDD/3，并且模拟信号的直流共模电平应在AVDD/3±200 mV的范围内。为了获得最佳的动态性能，AIN和AIN的阻抗应该匹配。

驱动模拟输入差分优化交流性能，最小化偶数阶谐波，并利用共模噪声抑制。差分信号可以是变压器耦合的，如图8所示，或者由高性能差分放大器（如图9所示的AD8138）驱动。

在设计AD9214的模拟输入部分时特别小心，以防止输入过大时数据损坏和损坏。最佳输入范围是1.0v p-p，但AD9214可以支持2.0vp-p输入范围，但性能会有所下降（请参阅上面的DFS/GAIN p in说明）。

电源

AD9214有两个电源，AVDD和DrVDD。AVDD和AGND为所有模拟电路、输入和内部定时及数字纠错电路供电。AVDD电源电流将随编码速率略有变化，如典型性能特征部分所述。

DrVDD和DGND只提供CMOS数字输出，允许用户调整电压电平以匹配下游逻辑。

DrVDD电流将根据电压水平、外部负载电容和编码频率而变化。最小化外部负载电容的设计将降低功耗并降低可能影响ADC性能的电源噪声。最大DRVDD电流可以计算为：

其中N是输出位的数目，在AD9214的情况下为10。这个最大电流是在每一个时钟周期上的每个输出位开关的条件，它只能发生在Nyquist频率，FunCu码／2的满量程方波。实际上，IDrV将是输出比特交换的平均数，它将由编码速率和模拟输入信号的特性来确定。性能曲线部分提供了驱动模拟输入的10.3MHz正弦波的IDrV与编码速率的参考。

两个电源连接应在封装连接处或附近使用高质量陶瓷芯片电容器与接地分离。建议所有接地（AGND和DGND）连接使用一个接地平面。

当AD9214为逻辑高电平时，PWRDN控制引脚将其配置为休眠模式。正常运行时，pwrnd将逻辑低位浮动。在休眠模式下，ADC不活动，并且消耗的功率更少。当从休眠模式切换到正常操作时，ADC需要大约15个时钟周期才能恢复到有效的输出数据。

数字输出

为AD9214设计数据接收器时必须小心。建议数字输出驱动一个串联电阻（例如100Ω），然后是一个像74LCX821这样的栅极。为了最小化电容负载，每个输出引脚上应该只有一个栅极。如图10中的评估板示意图所示。串联电阻器应尽可能靠近AD9214，以限制流入输出级的电流量。这些开关电流限制在接地（DGND）和DrVDD引脚之间。应避免使用标准TTL门，因为它们可以明显增加AD9214的动态开关电流。

还应注意的是，额外的电容负载将增加输出定时，并使定时规范失效。10 pF负载保证数字输出定时。

布局信息

评估委员会的示意图（图10）代表了AD9214的典型实现。建议使用多层板以达到最佳效果。强烈建议使用高质量的陶瓷芯片电容器，将每个电源引脚直接在设备上断开接地。AD9214的引脚有助于实现高频率、高分辨率的设计实践。所有的数字输出及其电源和接地引脚连接都被隔离到封装的一侧，而输入端则在另一侧，以便隔离。

路由数字输出跟踪时应小心。为了防止通过数字输出耦合到AD9214的模拟部分，应在这些输出上施加最小的电容负载。建议所有AD9214数字输出只使用一个栅极的扇出。

编码电路的布局同样重要。此电路上接收到的任何噪声都将导致数字化过程中的损坏和整体性能降低。编码时钟必须与数字输出和模拟输入隔离。

评估委员会

AD9214评估板为设计者提供了一种评估设备性能的简单方法。用户必须提供模拟输入信号、编码时钟参考和电源。AD9214的数字输出锁定在评估板上，并在40针边缘连接器处提供数据就绪信号。请参阅评估板示意图、布局图和材料清单。

电源连接

通过三个可拆卸的4针电源板（U4、U9和U10）向电路板供电。这12个销应按表二所列方式驱动。

请注意，+5 V和-5 V电源是可选的，并且仅当用户将差分运算放大器Z1添加到电路板时才需要。

参考电路

评估板在组装时配置为使用AD9214的车载参考。要提供外部参考，用户必须通过拆下连接E25和E26的跨接块并将其放置在E19和E24之间，将REFSENSE引脚连接到VCC。在此配置中，外部1.25 V参考电压必须连接到跨接连接E23。跨接接头E19–E21、E24和电阻器R13–R14在组装时省略，且不用于AD9214的评估。

增益/数据格式

评估板装配有接地的DFS/增益管脚；这将AD9214配置为1v p-p模拟输入范围和偏移二进制数据格式。用户可以移除此跳线并将其替换为进行下表中所述的连接之一，以将AD9214配置为不同的增益和输出数据格式选项。

断电

在组装时配置评估板，以便PWRDN输入在正常工作条件下低浮动。用户可以在选项孔E5和E6之间添加一个跳线，将PWRDN连接到AVCC，将AD9214配置为断电模式。

编码信号和分配

编码输入信号应驱动SMB连接器J5，该连接器具有板载50Ω终端。推荐一种标准CMOS兼容脉冲源。或者，用户可以通过添加通常省略的电阻器R11来调整ac耦合时钟源的dc电平。J5驱动AD9214编码输入和U12的一个栅极，该栅极缓冲时钟信号并将其分配给车载锁存器（U3）、重建DAC（U11）和输出数据连接器（U2）。电路板装配有针对DAC和闩锁优化的定时选项；用户可以通过移除E34和E35之间的跳线块，并在E35和E36之间重新安装，来反转边缘连接器U2的引脚37处的DR信号。

模拟输入

模拟输入信号通过SMB连接器J1连接到评估板。如组装时配置的，信号由电容器C10与变压器T1交流耦合。此1:1变压器通过25Ω电阻器R1和R4为接头J1提供50Ω端子。T1还将J1处的信号转换为AD9214的模拟输入的差分信号。如果拆下变压器，电阻器R3（通常省略）可用于终止J1。

用户可以通过移除E1和E3之间的跳线块，并在E3和E2之间替换该跳线块，来重新配置单板以驱动AD9214。在这种配置中，电容器C2稳定了AIN的自偏压，电阻器R2为50Ω电源的J1提供匹配阻抗。

通过正常移动E40和E38之间的跳线连接E40和E37，以及正常移动E39和E10之间的跳线连接E7和E10，可以绕过变压器T1。在这种配置中，AD9214的模拟输入是直接从J1驱动的单端；应安装R3（通常省略）以终止连接到J1的任何电缆。

使用AD8138

模拟输入的可选驱动电路，基于AD8138差分放大器，包含在AD9214评估板的布局中。当电路板制造时，评估电路的这一部分不填充，但是用户可以很容易地添加。电阻器R5、R16、R18和R25是设置AD8138增益的反馈网络。电阻器R23和R24设置运放输出的共模电压。电阻器R27和R28以及电容器C15在AD8138的输出端形成低通滤波器，限制其对AD9214的噪声贡献。

一旦驱动电路填充完毕，用户应正常移除E40和E38之间的跳线块，并将其放置在E40和E41之间。这将把模拟输入信号从SMB接头J1交流耦合到AD8138驱动电路。用户还需要拆下通常连接E39至E10和E1至E3的跨接块，以便从电路上拆下变压器T1。

DAC重构电路

输出连接器U2上可用的数据也由DAC U11、AD9752重建。该12位高速数模转换器是一个工具，用于建立和调试评估板。它不应该用来测量AD9214的性能，因为它的性能不能准确地反映ADC的性能。DAC的输出（在J2处可用）将驱动50Ω。用户可以在E8和E9之间添加一个跳线块来激活DAC的休眠功能。

外形尺寸

尺寸单位为英寸和（mm）。

28铅收缩小外形包装（RS-28）