AD7940是3兆瓦，100 kSPS，6导SOT-23中的14位ADC

特征

—快速吞吐量：100 kSPS

—规定VDD为2.5 V至5.5 V

—低功率

—4兆瓦，100 kSPS，带3伏电源

—17兆瓦，100 kSPS，5伏电源

—宽输入带宽：

—10 kHz输入频率下81 dB SINAD

—灵活的电源/串行时钟速度管理

—无管道延迟

—高速串行接口

—SPI/QSPI标准™/微丝™/兼容数字信号处理器

—待机模式：最大0.5微安

—6导SOT-23和8导MSOP封装

应用

—电池供电系统

—个人数字助理

—医疗器械

—移动通信

—仪表和控制系统

—远程数据采集系统

一般说明

AD79401是一个14位、快速、低功耗的逐次逼近ADC。该部件从单个2.50 V到5.5 V电源供电，吞吐量高达100 kSPS。该部分包含一个低噪声，宽频带跟踪和保持放大器，可以处理超过7兆赫的输入频率。

转换过程和数据采集由CS和串行时钟控制，允许设备与微处理器或DSP接口。输入信号在CS的下降沿上采样，并且在此时也开始转换。没有与部件相关的流水线延迟。

AD7940采用先进的设计技术，以快速的吞吐量实现非常低的功耗。零件的参考是从VDD内部获取的，VDD允许ADC的最大动态输入范围。因此，该部分的模拟输入范围为0 V至VDD。转换率由SCLK频率决定。

该部分采用标准逐次逼近ADC，通过CS输入和一次关断转换控制精确控制采样时刻。

产品亮点

1、 SOT-23封装中的第一个14位ADC。

2、 高吞吐量，低功耗。

3、灵活的电源/串行时钟速度管理。转换率由串行时钟决定，允许通过串行时钟速度的增加来减少转换时间。这允许在不转换的情况下使用掉电模式时降低平均功耗。该部分还具有关机模式，以在较低的吞吐率下最大限度地提高能效。功耗为0.5分关闭时的最大值为微安。

4、 源于电源的参考。

5、 没有管道延迟。

引脚配置和功能描述

术语

积分非线性

这是通过ADC传输函数端点的直线的最大偏差。传递函数的端点是零刻度、第一个代码转换下面的1/2 LSB点和最后一个代码转换上面的1/2 LSB点。

微分非线性

这是ADC中任意两个相邻代码之间的测量值和理想1 LSB变化之间的差值。

偏移误差

这是第一个代码转换的偏差（00。000）至（00。001）从理想出发，即，AGND+1个LSB。

增益误差

这是最后一次代码转换的偏差（111。110）至（111...111）从理想中(即，V−1 LSB）偏移误差调整后。

跟踪和保持采集时间

在转换结束时，跟踪保持放大器返回到跟踪模式。跟踪和保持捕获时间是在转换结束后，跟踪和保持放大器的输出达到其最终值（在±1lsb范围内）所需的时间。有关详细信息，请参阅串行接口部分。

信噪比

这是在ADC输出端测得的信号与（噪声+失真）的比率。信号是基波的均方根振幅。噪声是所有非基本信号的总和，最多为采样频率的一半（f/2，不包括dc）。该比率取决于数字化过程中量化级别的数量；级别越多，量化噪声越小。一个理想的N位正弦波输入转换器的理论信噪比由下式给出：

信号到-（噪声+失真）=（6.02 N+1.76）分贝

因此，对于14位转换器，这是86.04分贝。

总谐波失真（THD）

THD是谐波的均方根和与基波的比值。对于AD7940，定义为：

其中，V1是基波的均方根振幅，V2、V3、V4、V5和V6是第二次谐波至第六次谐波的均方根振幅。

峰值谐波或杂散噪声

峰值谐波或杂散噪声定义为ADC输出频谱中下一个最大分量（不包括直流电）的均方根值与基波的均方根值之比。通常，本规范的值由频谱中最大的谐波确定，但对于谐波埋在噪声层中的adc，它将是噪声峰值。

互调失真

当输入由两个频率（fa和fb）的正弦波组成时，任何具有非线性的有源器件都会在mfa±nfb的和频和差频产生畸变产物，其中m，n=0，1，2，3。互调失真项是指m和n都不等于零的项。例如，二阶术语包括（fa+fb）和（fa-fb），而三阶术语包括（2fa+fb），（2fa-fb），（fa+2fb）和（fa-2fb）。

AD7940使用CCIF标准进行测试，其中使用接近输入带宽顶端的两个输入频率。在这种情况下，二阶项通常在频率上与原始正弦波相距，而三阶项通常在接近输入频率的频率上。因此，二阶和三阶术语是分别指定的。互调失真的计算是根据THD规范进行的，其中是单个失真产品的rms和与用dBs表示的基本原理和的rms振幅的比值。

典型性能特征

图5显示了AD7940在100 kSPS采样率和10 kHz输入频率下的典型FFT图。图6显示了在使用2.5mhz的SCLK以100ksps采样时，不同电源电压的信噪比性能与输入频率的关系。

图7显示了各种电源电压的总谐波失真与模拟输入频率的关系图，而图8显示了各种电源阻抗的总谐波失真与模拟输入频率的关系图（见模拟输入部分）。图9和图10显示了AD7940的典型INL和DNL图。

电路信息

AD7940是一种快速、低功耗、14位、单电源ADC。该部件可以从2.50分V到5.5条V供应。当在5V或3V电源下运行时，AD7940在配备有2.5条兆赫时钟。

AD7940为用户提供了一个片上跟踪和保持ADC和一个串行接口，该接口封装在一个微小的6导SOT-23封装或8导MSOP封装中，与其他解决方案相比，为用户提供了相当大的节省空间的优势。串行时钟输入从部件访问数据，并为逐次逼近ADC提供时钟源。AD7940的模拟输入范围为0 V到V。ADC不需要外部参考，也不需要芯片上的参考。AD7940的基准源于电源，因此提供了最宽的动态输入范围。AD7940还具有断电选项，以节省转换之间的电源。断电功能通过标准串行接口实现，如操作模式部分所述。

变频器运行

AD7940是一种基于电容式DAC的14位逐次逼近ADC。AD7940可以将0 V到V范围内的模拟输入信号转换。图11和图12显示了ADC的简化示意图。ADC包括控制逻辑、SAR和电容DAC。图11显示了采集阶段的ADC。SW2闭合，SW1处于位置A。比较器保持在平衡状态，采样电容器在选定的V通道上获取信号。

当ADC开始转换时，SW2将打开，SW1将移动到位置B，导致比较器变得不平衡（图12）。控制逻辑和电容式DAC用于从采样电容器中加上和减去固定量的电荷，以使比较器回到平衡状态。当比较器重新平衡时，转换完成。控制逻辑生成ADC输出代码（请参阅ADC传输功能部分）。

模拟输入

图13显示了AD7940模拟输入结构的等效电路。两个二极管D1和D2为模拟输入提供ESD保护。必须注意确保模拟输入信号不会超过供电轨超过300 mV。这将导致这些二极管变得正向偏压，并开始向基板传导电流。这些二极管可以传导的最大电流为10毫安，而不会对零件造成不可逆的损坏。图13中的电容器C1通常约为5 pF，主要可归因于引脚电容。电阻器R1是由开关（轨道和保持开关）的导通电阻组成的集总元件。该电阻通常约为25Ω。电容器C2是ADC采样电容器，其电容通常为25 pF。对于交流应用，建议使用相关模拟输入引脚上的RC低通滤波器从模拟输入信号中去除高频分量。在谐波失真和信噪比非常重要的应用中，模拟输入应该由低阻抗源驱动。大的源阻抗将显著影响ADC的交流性能。这可能需要使用输入缓冲放大器。运算放大器的选择将是特定应用的函数。当没有放大器驱动模拟输入时，源阻抗应限制在低值。最大源阻抗将取决于可容忍的总谐波失真量（THD）。THD将随着源阻抗的增加而增加，性能将降低（见图8）。

ADC传输函数

AD7940的输出编码是直接二进制的。设计的代码转换发生在连续的整数LSB值上，即，1个LSB，2个LSB。LSB的大小是Vdd/16384。AD7940的理想传输特性如图14所示。

典型接线图

图15显示了AD7940的典型连接图。V是从V内部获取的，因此应该很好地分离。这提供了0V到V的模拟输入范围。转换结果以16位字输出。此16位数据流由两个前导零组成，后跟转换数据的14位，MSB优先。对于涉及功耗的应用，应在转换或多次转换的脉冲之间使用掉电模式，以提高电源性能（请参阅操作模式部分）。

事实上，由于AD7940所需的电源电流非常低，因此可以使用精度基准作为AD7940的电源。例如，可以使用REF19x电压基准（REF195代表5v或REF193代表3v）或AD780向ADC提供所需的电压（见图15）。如果可用的电源噪音很大，或者系统电源电压不是AD7940所需的工作电压，则此配置特别有用，例如，15 V。REF19x或AD780将向AD7940。推荐的去耦电容器为100 nF低ESR陶瓷（Farnell 335-1816）和10μF低ESR钽（Farnell 197-130）。

数字输入

应用于AD7940的数字输入不受限制模拟输入的最大额定值的限制。相反，所应用的数字输入可以达到7V，并且不受VDD+0.3V限制，与模拟输入一样。例如，如果AD7940的VDD为3v，则可以在数字输入端使用5v逻辑电平。但是，需SCLK和CS不受VDD+0.3v限制的另一个优点是避免了电源排序问题。如果其中一个数字输入在VDD之前应用，则不会出现锁存的风险，因为如果在VDD之前应用大于0.3 V的信号，则模拟输入上会出现锁存。

操作模式

在转换期间，通过控制CS信号的（逻辑）状态来选择AD7940的操作模式。有两种可能的操作模式，正常和断电。转换启动后CS被拉高的点将决定AD7940是否进入掉电模式。类似地，如果已经断电，CS可以控制设备是恢复正常工作还是继续断电。这些操作模式旨在提供灵活的电源管理选项。这些选项可以针对不同的应用程序需求优化功耗/吞吐量比率。

正常模式

此模式提供最快的吞吐量性能，因为用户不必担心AD7940始终保持完全通电时的通电时间。图16显示了在这种模式下AD7940的工作原理图。

如串行接口部分所述，转换在CS的下降沿上启动。为确保部件始终保持完全通电，CS必须保持低电平，直到CS下降沿后至少经过10个SCLK下降沿。如果CS在第10个SCLK下降沿之后的任何时间变高，但在第16个SCLK下降沿之前，部件将保持通电，但转换将终止，SDATA将返回到三种状态。至少需要16个串行时钟周期来完成转换并访问完整的转换结果。CS可能高怠速直到下一个转换或空闲低直到CS返回高在下一次转换之前，有效怠速CS低。一旦数据传输完成（SDATA已返回到三种状态），可以在安静时间之后启动另一个转换，tQUIET,再次降低CS值已经过去。

断电模式

此模式适用于需要较慢吞吐量的应用程序。在每次转换之间，ADC断电，或者可以以高吞吐率执行一系列转换，然后在这些多次转换的突发之间，ADC断电相对较长的持续时间。当AD7940断电时，所有模拟电路都断电。

要进入断电状态，转换过程必须在SCLK的第二个下降沿之后和SCLK的第十个下降沿之前的任何地方中断，如图17所示。一旦CS在SCLKs的这个窗口中被调高，部件将进入断电状态，由CS下降沿启动的转换将终止，SDATA将返回到三种状态。如果CS在第二个SCLK下降沿之前升高，则部件将保持正常模式且不会断电。这个遗嘱避免由于CS线路故障导致意外断电。

为了退出此操作模式并再次通电AD7940，执行虚拟转换。在CS的下降沿上，设备将开始通电并只要CS保持在低位，继续通电，直到第10个SCLK的下降沿之后。一旦至少经过16个SCLK（或大约6微秒），设备将完全通电，下一次转换将产生有效数据，如图18所示。如果CS在SCLK的第10个下降沿之前升高，不管SCLK频率如何，AD7940将再次断电。这可避免由于CS线路故障或CS低时8个SCLK周期的意外突发而意外通电。所以尽管设备可能开始在CS下降沿上电，只要在第10个SCLK下降沿之前，在CS上升沿上电将再次下降。

功率与吞吐率

通过在不转换时在AD7940上使用掉电模式，ADC的平均功耗在较低的吞吐率下降低。图19显示了随着吞吐率的降低，部件保持关机状态的时间更长，并且随着时间的推移，平均功耗也相应下降。

例如，如果AD7940以连续采样模式工作，则吞吐量为10 kSPS，SCLK为2.5条兆赫（V=3.6条五） ，并且设备在转换之间处于关机模式，功耗计算如下。正常运行时的最大功耗为6.84条兆瓦（V=3.6条五） 是的。如果断电后的通电时间为1微秒，则剩余的转换时间为6.4条微秒（使用16 SCLK传输），则可以说AD7940消散6.84条兆瓦7.4款在每个转换周期中为微秒。当吞吐量为10 kSPS时，周期时间为100微秒。对于转换周期的其余部分，92.6条微秒，部件保持断电模式。AD7940可以说是消散了1.08分其余为微瓦92.6条转换周期的微秒。因此，当吞吐量为10 kSPS时，每个周期的平均功耗为：

图19显示了在使用带3.6条V用品和a2.5条兆赫SCLK。

串行接口

图20显示了与AD7940串行接口的详细时序图。串行时钟提供转换时钟，并在转换期间控制来自AD7940的信息传输。

CS信号启动数据传输和转换过程。CS的下降沿将track和hold置于hold模式，将总线从三种状态取出，并对模拟输入进行采样。转换也在此时启动，将需要至少16个SCLK周期才能完成。一旦经过15个SCLK下降边缘，跟踪和保持将返回到跟踪模式在下一个SCLK上升沿上，如图20中B点所示。在第16个SCLK下降沿上，SDATA线将返回到三种状态。如果CS的上升沿出现在16个SCLK经过之前，则转换将终止，SDATA线将返回到三种状态；否则，SDATA将返回到16个SCLK下降沿上的三种状态，如图20所示。

需要16个串行时钟周期来执行转换过程和从AD7940访问数据。CS变低提供第一个前导零，由微控制器或DSP读入。剩余的数据然后由从第二前导零开始的后续SCLK下降沿进行时钟输出，因此串行时钟上的第一下降沿具有提供的第一前导零，并且还对第二前导零进行时钟输出。数据传输将由两个前导零和14位数据组成。数据传输中的最后一位在第16个下降沿上有效，已经在前一个（第15个）下降沿上打卡。

由于SCLK循环时间足够长，可以确保在SCLK上升沿上准备好数据，因此也可以在每个SCLK上升沿而不是下降沿上获取有效数据。但是，第一个前导零仍然由CS下降沿驱动，因此只能在第一个SCLK下降沿上进行。可以忽略不计，在CS下降沿之后的SCLK的第一上升沿将提供第二前导零，而第15上升SCLK边缘将提供DB0。这种方法可能不适用于大多数微控制器/dsp，但可能用于FPGAs和asic。

微处理器接口

AD7940上的串行接口允许部件直接连接到许多不同的微处理器。本节介绍如何将AD7940与一些更常见的微控制器和DSP串行接口协议进行接口。

AD7940至TMS320C541

TMS320C541上的串行接口使用连续的串行时钟和帧同步信号来将数据传输操作与诸如AD7940的外围设备同步。CS输入允许在不需要胶水逻辑的情况下，在TMS320C541和AD7940之间轻松连接。TMS320C541的串行端口被设置为在突发模式下工作，内部有CLKX（TX串行时钟）和FSX（TX帧同步）。串行端口控制寄存器（SPC）必须具有以下设置：

FO=0

FSM=1

MCM=1

TXM=1

格式位FO必须设置为1才能将字长设置为8位，以便在AD7940上实现断电模式。连接图如图21所示。应注意，对于信号处理应用，来自TMS320C541的帧同步信号必须提供等距采样。

AD7940至ADSP-218x

ADSP-218x系列的DSP可以直接连接到AD7940，无需胶水逻辑。运动控制寄存器的设置如下：

TFSW=RFSW=1，交替帧

INVRFS=INVTFS=1，有效低帧信号

DTYPE=00，右对齐数据

SLEN=1111，16位数据字

ISCLK=1，内部串行时钟

TFSR=RFSR=0，帧首字

IRFS = 0

ITFS=1

要实现掉电模式，SLEN应设置为0111以发出8位SCLK突发。

连接图如图22所示。ADSP-218x将运动的TFS和RFS绑定在一起，TFS设置为输出，RFS设置为输入。DSP以交替帧模式工作，运动控制寄存器如所述设置。在TFS上生成的帧同步信号与CS绑定，并且，与所有信号处理应用一样，等距采样是必需的。在本例中，定时器中断用于控制ADC。

定时器寄存器加载一个值，该值在所需的采样间隔提供中断。当接收到中断时，传输自动缓冲区中的值开始传输并生成TFS。TFS用于控制因此，还有数据的读取。数据存储在接收自动缓冲存储器中以供处理或稍后移动。串行时钟的频率在SCLKDIV寄存器中设置。当使用TFS发送指令时，即，TX0=AX0，检查SCLK的状态。在开始传输之前，DSP等待SCLK变高、变低和变高。如果选择的定时器和SCLK值使得要发送的指令发生在SCLK的上升沿上或附近，则可以发送数据，或者可以等到下一个时钟边缘。

例如，如果ADSP-2189具有20mhz晶体，使得其主时钟频率为40mhz，则主周期时间将为25ns。如果SCLKDIV寄存器加载了值7，则2.5条获得MHz，每1个SCLK周期将经过16个主时钟周期。根据所选的吞吐量，如果定时器寄存器加载了值803（803+1=804），则50.25分SCLK将在中断之间以及随后在传输指令之间发生。由于传输指令发生在SCLK边缘，这种情况将导致非等距采样。如果中断之间的sclk数是N的整数，则由DSP实现等距采样。

AD7940至DSP563xx

图23中的连接图显示了AD7940如何连接到Motorola的DSP-563xx系列的ESIS（同步串行接口）。每个ESIS（两个在板）以同步模式（CRB中的SYN位=1）运行，Tx和Rx的内部生成的1位时钟周期帧同步（CRB中的FSL1位=0和FSL0位=0）。通过在CRB中设置MOD=0来选择ESIS的正常操作。通过在CRA中设置位WL1=1和WL0=0，将字长设置为16。CRB中的FSP位应设置为1，以便帧同步为负。需要注意的是，对于信号处理应用，帧来自DSP-563xx的同步信号提供等距采样。

在图23所示的示例中，串行时钟取自ESIS，因此SCK0引脚必须设置为输出，SCKD=1。

应用程序提示

接地及布置

容纳AD7940的印刷电路板的设计应使模拟和数字部分分开并限制在板的某些区域。这有助于使用易于分离的地平面。最小蚀刻技术通常对地平面最好，因为它提供了最好的屏蔽。数字和模拟地面只能在一个地方连接。如果AD7940处于多个设备需要AGND到DGND连接的系统中，则仍应仅在一个点进行连接，该点应尽可能靠近AD7940建立星形接地点。

避免在设备下运行数字线路，因为这会将噪声耦合到模具上。模拟接地平面应允许在AD7940下运行，以避免噪声耦合。AD7940的电源线应使用尽可能大的迹线，以提供低阻抗路径，并减少故障对电源线的影响。快速开关信号，如时钟，应使用数字接地屏蔽，以避免向电路板的其他部分辐射噪声，时钟信号不得在模拟输入端附近运行。避免数字和模拟信号交叉。线路板的对边上的线路应相互成直角，这将减少通过线路板的馈电线的影响。到目前为止，微带技术是最好的，但在双面板上并不总是可行的。在这种技术中，电路板的组件侧专用于接地平面，而信号则放置在焊料侧。

良好的脱钩也非常重要。所有模拟电源应与10μF钽分离，并与0.1μF电容器并联至AGND，如典型连接图部分所述。为了实现这些去耦元件的最佳性能，用户应尝试将去耦电容器与V和GND管脚之间的距离保持在最小值，并使各管脚之间的连接轨道长度较短。

评估AD7940性能

AD7940的建议布局在AD7940的评估板中概述。评估板包包括完全组装和测试的评估板、文档和软件，用于通过评估板控制器从PC控制评估板。评估板控制器可与AD7940评估板以及以CB指示符结尾的许多其他模拟设备评估板一起使用，以演示/评估AD7940的交流和直流性能。

该软件允许用户在AD7940上执行ac（快速傅立叶变换）和dc（代码直方图）测试。软件和文档位于评估板附带的CD上。

外形尺寸

1、Z=符合RoHS的零件。

2、这里的线性误差是指没有丢失的代码。

3、这可以用作独立的评估委员会，也可以与评估控制委员会一起用于评估/演示目的。

4、该电路板是一个完整的单元，允许PC控制并与以CB指示符结尾的所有模拟设备评估电路板通信。要订购完整的评估套件，需要订购特定的ADC评估板，例如EVAL-AD7940CB、EVAL-CONTROL BRD2和12 V交流变压器。更多信息请参见评估委员会申请说明。