40MX和42MX汽车FPGA系列
设计考虑
它建议使用了一系列70Ω端接
每个电阻探头连接器上（ SDI ， SDO ， MODE ，
DCLK ， PRA和PRB ） 。在70Ω串联终端使用
防止探测过程中数据传输的腐败
和回读校验。
TAP控制器是一个4位的状态机。的'1'
和'0'代表必须存在于TMS的值
在TCK为给定状态过渡到一个上升沿
发生。 IR和DR表明，指令寄存器或
数据寄存器工作在这种状态。
TAP控制器接收两个控制输入（ TMS和
TCK ），并生成控制信号和时钟信号的其余部分
测试的逻辑架构。上电时，TAP
控制器进入Test - Logic-Reset状态。为了保证
控制器从任何可能的状态的复位，
TMS必须保持较高的五个TCK周期。
汽车级42MX24和42MX36设备的支持
三种类型的测试数据寄存器：旁路装置
识别和边界扫描。旁路寄存器
没有其他的寄存器需要在一个被访问时选择
装置。这加速了测试数据传输到其它设备
在测试数据路径。 32位设备标识
寄存器是移位寄存器的四个字段（最低
显著字节（ LSB ） ，身份证号码，零件编号和
版本）。边界扫描寄存器观察和
控制每个I / O引脚的状态。
每个I / O单元有三个边界扫描寄存器单元，每个
具有串行输入，串行输出的，平行的，并且并行输出
引脚。串行引脚用于串行连接所有
边界扫描寄存器单元在一个设备插入boundary-
扫描寄存器链，这开始于TDI引脚和结束
在TDO引脚。的并行端口连接到
内部核心逻辑瓦和输入，输出和控制
一个I / O缓冲器的端口来捕获和数据装入到
寄存器来控制或观察每个I / O的逻辑状态。
IEEE标准1149.1边界扫描测试
（BST）电路
汽车级42MX24和42MX36设备
IEEE标准1149.1 （俗称兼容
作为联合测试行动组标准或JTAG ） ，这
定义了一组硬件体系结构和机制的
符合成本效益的，板级测试。基本MX
边界扫描逻辑电路组成的技术咨询（测试
接入端口） ， TAP控制器，测试数据寄存器和
指令寄存器（图
该电路支持所有
强制性IEEE 1149.1指令（ EXTEST ， SAMPLE /
负荷和BYPASS ）和一些可选的说明。
描述了控制端口
JTAG测试，而
描述
测试指令支持这些MX设备。
每个试验段通过TAP ，具有访问
4相关引脚： TCK （测试时钟输入） ， TDI和TDO
（测试数据输入和输出）和TMS （测试模式
选择器） 。
边界扫描寄存器
绕行
注册
控制逻辑
JTAG
TMS
TCK
JTAG
TDI
指令
注册
TAP控制器
指令
解码
产量
MUX
TDO
图1-13 •
42MX IEEE 1149.1边界扫描电路
1 -8
v3.1
ACTEL [ Actel Corporation ]
