SX系列FPGA
边界扫描测试（BST）
所有的SX设备符合IEEE 1149.1标准。 SX设备提供
通过提供卓越的诊断和测试能力
边界扫描测试（ BST ）和探测能力。
这些功能是通过专门的测试控制
销与所述程序熔断器一起使用。该
各引脚的功能性描述
在
专用测试模式下，TCK， TDI和TDO专用
销，并且不能用作普通的I / O操作。在灵活的方式，
TMS应该是很高的，通过设置一个上拉电阻
10 kΩ的。 TMS可拉低以启动测试
序列。
程序熔丝确定设备是否处于
专用的或灵活的方式。默认（保险丝未熔断）
是灵活的模式。
表1-2 •
边界扫描引脚功能
节目保险丝不是吹
（灵活的模式）
开发工具支持
的SX系列FPGA是由两个完全支持
Actel公司的Libero
®
集成设计环境（ IDE ）和
FPGA设计开发软件。 Actel公司的Libero IDE
是一家集设计管理环境，无缝
集成设计工具，同时通过引导用户
设计流程，管理所有的设计文件和日志文件，以及
通过工具之间必要的设计数据。的Libero IDE
允许用户集成原理图和HDL
合成到一个单一的流，并验证了整个设计
在单一环境中。的Libero IDE包含的Synplify
®
为
爱特从Synplicity公司
®
， ViewDraw
®
针对Actel的
Mentor Graphics公司
®
，的ModelSim
®
HDL模拟器从
导师
图形，
WaveFormer
精简版™
从
SynaptiCAD公司™ ，以及Actel的Designer软件。参考
对
（位于爱特
网站）了解更多信息。
Actel的Designer软件是一个布局和布线工具和
提供了一套全面的后台支持工具
对于FPGA开发。设计软件包括
时序驱动布局布线，以及世界级的
综合静态时序分析和约束编辑器。
与设计的软件，用户可以选择并锁定
封装引脚，而只有最低限度地影响结果
的布局和路线。此外，该回注
流是与所有主要的模拟器兼容，并且
仿真结果可以交叉探测与硅
探险家型II ， Actel的集成验证和逻辑
分析工具。其他工具包括在设计
软件是核心的SmartGen发生器，它很容易
创造流行和常用的逻辑功能
落实到你的原理图或HDL设计。爱特
Designer软件是最流行的兼容
从公司的FPGA设计输入和验证工具
如Mentor Graphics公司， Synplicity公司， Synopsys公司
®
和
韵律
®
设计系统。设计软件
可同时在Windows
®
和UNIX
®
操作
系统。
节目熔丝熔断
（专用测试模式）
TCK ， TDI ， TDO有专门的TCK ， TDI ， TDO是灵活的，
BST引脚。
可作为I / O操作。
不需要上拉电阻器的使用的10千欧的上拉电阻器
TMS
在TMS 。
专用的测试模式
在专用模式下，所有的JTAG管脚被保留用于BST ;
设计师不能把它们作为普通的I / O 。内部
上拉电阻上都TMS自动启用
和TDI管脚，和TMS引脚将用作在定义
在IEEE 1149.1 （JTAG）说明书中。
要选择专用模式，用户需要保留JTAG
在Actel的Designer软件引脚通过检查
在"Device选择Wizard" "Reserve JTAG"盒
JTAG管脚符合LVTTL / TTL I / O
说明书中，无论它们是否被用作一个
用户I / O或JTAG I / O 。参阅
详细的特定连接的阳离子。
探头电路控制引脚
硅探险家型II工具使用的边界扫描端口
（TDI ，TCK，TMS和TDO ），选择所需的网
核查。所选择的内部网络被分配到
在PRA / PRB引脚进行观察。
说明硅探险家型II之间的互连
和FPGA来执行在电路验证。
设计注意事项
在TDI ， TCK ， TDO ， PRA和PRB销不应该使用
作为输入或双向端口。由于这些引脚
探测过程中，通过输入关键信号积极
这些引脚不可同时探测。此外，
安全保险丝不应该因为编程
这样做将禁用探头电路。
图1-7 •
设备选择向导
1 -6
v3.2
ACTEL [ Actel Corporation ]
