欢迎访问ic37.com |
会员登录 免费注册
发布采购

ACT-F1M32B-100F14I 参数 Datasheet PDF下载

ACT-F1M32B-100F14I图片预览
型号: ACT-F1M32B-100F14I
PDF下载: 下载PDF文件 查看货源
内容描述: ACT- F1M32高速32兆引导块闪存多芯片模块 [ACT-F1M32 High Speed 32 Megabit Boot Block FLASH Multichip Module]
分类和应用: 闪存内存集成电路
文件页数/大小: 9 页 / 152 K
品牌: AEROFLEX [ AEROFLEX CIRCUIT TECHNOLOGY ]
 浏览型号ACT-F1M32B-100F14I的Datasheet PDF文件第1页浏览型号ACT-F1M32B-100F14I的Datasheet PDF文件第2页浏览型号ACT-F1M32B-100F14I的Datasheet PDF文件第3页浏览型号ACT-F1M32B-100F14I的Datasheet PDF文件第4页浏览型号ACT-F1M32B-100F14I的Datasheet PDF文件第6页浏览型号ACT-F1M32B-100F14I的Datasheet PDF文件第7页浏览型号ACT-F1M32B-100F14I的Datasheet PDF文件第8页浏览型号ACT-F1M32B-100F14I的Datasheet PDF文件第9页  
AC特征 - 写/擦除/编程操作,CE控制
(T
A
= -55 ° C至+ 125°C ,V
CC
= + 4.5V至+ 5.5V ( 5V操作) ,或+ 3.0V至+ 3.6V ( 3.3V操作) ,除另有规定外)
符号
参数
JEDEC
标准
t
AVAV
+3.3V
V
CC
(2)
典型
120nS
最小最大
120
1.5
0
200
200
90
70
90
0
0
0
20
6
0.3
0.3
0.6
0
0
200
80nS
+ 4.5V至+ 5.5V的V
CC
单位
100nS
最小最大
100
.45
0
100
100
60
60
60
0
0
0
20
6
0.3
0.3
0.6
0
0
100
100
120nS
最小最大
120
.45
0
100
100
60
60
60
0
0
0
20
6
0.3
0.3
0.6
0
0
100
nS
µS
nS
nS
nS
nS
nS
nS
nS
nS
nS
nS
µS
美国证券交易委员会
美国证券交易委员会
美国证券交易委员会
nS
nS
nS
最小最大
80
.45
0
100
100
60
60
60
0
0
0
20
6
0.3
0.3
0.6
0
0
写周期时间
RP高价回收到CE低
我们安装到CE走出低
引导块解锁安装程序CE变为高电平
V
PP
安装程序CE变为高电平
(1)
地址设置到CE变为高电平
数据建立到CE变为高电平
CE脉冲宽度
数据保持时间从CE高
从CE高地址保持时间
我们认为,从时间CE高
CE脉冲宽高
的字写操作的持续时间
(1)
(1)
t
PHEL
t
WLEL
t
PHHEH
t
VPEH
t
AVEH
t
DVEH
t
ELEH
t
EHDX
t
EHAX
t
EHWH
t
EHEL
(x32)
(1)
t
EHQV
1
t
EHQV
2
t
EHQV
3
t
EHQV
4
t
QVVL
t
QVPH
t
PHBR
擦除操作(启动)的持续时间
(1)
擦除操作的持续时间(参数)
擦除操作的持续时间(主)
V
PP
从有效SRD举行
(1)
RP V
HH
从有效SRD举行
(1)
引导块锁定延迟
(1)
(1)
注意事项:
1.采样,而不是100 %测试。
在V 2.性能
CC
= + 4.5V至+ 5.5V的保证。在V性能
CC
= + 3.3V是典型的(未测试) 。
交流特性 - 只读操作
(T
A
= -55 ° C至+ 125°C ,V
CC
= + 4.5V至+ 5.5V ( 5V操作) ,或+ 3.0V至+ 3.6V ( 3.3V操作) ,除另有规定外)
符号
参数
JEDEC
标准
t
AVAV
t
AVQV
t
ELQV
t
PHQV
t
GLQV
t
ELQX
t
EHQZ
t
GLQX
t
GHQZ
t
OH
+3.3V
V
CC
(2)
典型
120nS
最小最大
120
120
120
1.5
65
0
55
0
45
0
0
0
30
0
30
80nS
最小最大
80
80
80
+ 4.5V至+ 5.5V的V
CC
单位
100nS
最小最大
100
100
100
.45
40
0
30
0
30
0
0
0
30
0
30
120nS
最小最大
120
120
120
.45
40
nS
nS
nS
µS
nS
nS
nS
nS
nS
nS
读周期时间
地址输出延迟
CE到输出延迟
RP到输出延迟
OE为输出延迟
行政长官在低Z输出
(1)
CE到输出中高Z
(1)
OE在低Z输出
(1)
OE为高Z输出
(1)
从地址,CE输出保持,或OE变化,
以先到为准科幻RST
(1)
.45
40
注意事项:
1.设计保证,但未经测试。
在V 2.性能
CC
= + 4.5V至+ 5.5V的保证。在V性能
CC
= + 3.3V是典型的(未测试) 。
艾法斯电路技术
5
SCD1661B REV A 97年1月16日纽约州Plainview的( 516 ) 694-6700