初步数据表
2001年9月
T8531A / T8532多通道可编程
编解码器芯片组
In
μ律
或A律模式下，每个PCM字只有8位
长并占据一个时隙。在线性模式下，所述
PCM字为16位长，占用两个相邻
时隙。最高位是第一位主频出来的
有效时隙，并且LSB是在后续的最后一位
荷兰国际集团（无效的）时隙。
T8531A微处理器接口
微处理器之间的这种接口（或其它
外部控制器）和T8531A装置执行
用户提供的程序的变量和控制和测试
说明无论是T8531A和T8532八进制
转换器。外部设备的主
微处理器接口。该接口是串行和
异步的，由四个引脚（ UPCK ，
UPCS ， UPDI ，高髻） 。的数据速率由下式确定
客户的选择的外部设备，但可以不
超过4.096兆赫。微处理器接口的COM
mands由两个单词，地址和数据。
地址和数据都是16位宽。该T8531A
第一个期望的地址。地址的第一位
字是R / W标志，它告诉T8531A是否
要接收或发送数据（接收， R / W = 0 ;送， R /
W = 1).
地址小于0x1400参阅DSP引擎
RAM空间。如果从DSP引擎的读出要求，
微处理器接口发出读中断
DSP引擎。如果它是一个写入DSP引擎，
在数据字微处理器接口的变化和
将其保存在数据寄存器中发送一个写前
中断到DSP引擎。一次，在每7.8
µs
时间
段中，DSP引擎检查是否中断
突出从微处理器接口模块。
如果是这样，在DSP引擎读取地址寄存器中。如果是
读， DSP引擎抓取的话，从内存，
这地方的数据寄存器，然后将它移出到
微处理器。如果它是一个写，它把的内容
数据寄存器到RAM中。
芯片组功能描述
（续）
T8531A功能模块
（续）
T8531A系统接口
系统接口是用于全双工接口
PCM数据与系统交换。该系
TEM是这辆车的主人。没有控制信息
通过系统接口传送;所有的控制
说明路由通过微处理器接口
脸上。
系统接口用于通过提供服务的所有16条线
的T8531A的PCM数据速率是8 ksamples /秒/线
因此所需的总信道容量是16 ×8 =
128千字/ s的每个方向。在4.096 MHz的速率，
每个字需要1.95
µs
传输与交错
5.86
µs
死区时间。帧同步， SFS是预
sented到系统接口在8 kHz的速率。
一个位时钟和帧同步，用于控制
同时发送和接收方向。年初
第一时隙中的一帧被从SFS识别
输入（参见图9）。在非延迟模式下， SFS是
有位RX时隙0 0活跃一致
框架（和TX帧，如果编程的偏移
TX和RX之间为0）。在延迟模式下， SFS是
活跃的一个周期更早。
歪斜的或量的发送和之间的偏移
接收的帧和时隙是可编程的，通过
董事会控制字2 ， 0x1FFC 。位偏移量为至多一个
帧，即，最多511个比特中的4 MHz模式。该位偏移量
偏斜发生在系统的PCM接口块。
活动的发送和接收时隙为阻止 -
由卡地址开采。时隙的数目
在一帧内根据SCK的速率而变化。只
16个时隙是有史以来活性在一帧中，如图
该T8531A获得在董事会的控制卡地址
字1 ， 0x1FFE 。
在PCM总线帧表3.活动时间槽间距
SCK速率（兆赫）
2.048
4.096
时隙总数＃
32
64
卡地址
0
1
0
1
2
3
有效的时隙
0, 2, 4, . . . 30
1, 3, 5, . . . 31
0, 4, 8, . . . 60
1, 5, 9, . . . 61
2, 6, 10, . . . 62
3, 7, 11, . . . 63
无效时隙
1, 3, 5, . . . 31
0, 2, 4, . . . 30
1—3, 5—7, . . . 61—63
0, 2—4, 6—8, . . . 62—63
0—1, 3—5, 7—9, . . . 63
0—2, 4—6, 8—10, . . . 60—62
杰尔系统公司
15
AGERE [ AGERE SYSTEMS ]
