初步数据表
2001年9月
T8531A / T8532多通道可编程
编解码器芯片组
DSP引擎的交流路径系数表
微处理器接口可以控制DSP
系数，在表4 DSP引擎的RAM中所示
包含的空间来容纳系数不同的集
每个信道，标记为channel_0通过channel_15 。
该系数保持在通道顺序，因为它们
认为是通道特有的，并不信息
改变与时隙（见表18）。
表4. DSP引擎内存映射的Channel_0交流
路径系数
内存
地址
rgain_rel_0
版权所有
rgain_abs_0
tgain_abs_0
bf_coef_0
版权所有
tgain_rel_0
用途
RX路径
相对增益
数据存储
RX路径
绝对增益
Tx通道
绝对增益
平衡滤波器
系数
数据存储
Tx通道
相对增益
数
初始
词汇
价值
1
1 (4000 H)
1
1
1
10
1
1
—
1 (4000 H)
1 (4000 H)
不
初始化
—
1 (4000 H)
芯片组功能描述
（续）
DSP引擎正时
（续）
通过微处理器DSP引擎的控制
接口
有四种类型的命令，该外部
控制装置可发出到DSP引擎：
1.将数据下载到RAM中。
2.激活和停用线。
3.改变RX和TX程序来运行。
4.定期读和/或RAM空间刷新。
所有这些命令必须只涉及阅读和
写入到DSP的RAM ，以便对DSP引擎执行
没有执行测试 - 和分支类型的操作
当接收到一个微处理器接口命令。
完整的存储器映射为DSP引擎的RAM
在表18中给出的微处理器接口是
允许读取DSP引擎的任何内存位置
并写入指定的地址。
DSP引擎时槽信息表
在T8531中，DSP引擎的RAM已经被设置为
包含16桌占据着指针的交流
系数和数据缓冲区来处理每个所需
时隙。每个表格开始在32字边界
使用直接寻址的固件访问
指令。每个表具有一个接收部分和一个TX部分
（见表18）。
该表被标记为0到15 ，并且在时隙
顺序，即，表0是用于处理数据时所使用的
时隙0时时隙号可在0和变化
15 ，用于结合的卡地址
提供到PCM总线64的时隙的位置
（见表3）。
杰尔系统公司
17
AGERE [ AGERE SYSTEMS ]
