高性能串行接口电路
图6. Loopback接口图
DATA IN
OE0 ， OE1
S2042
光纤
通道
发射机
S2043
光纤
通道
接收器
数据输出
CLK
S2042/S2043
表4.接收器的工作模式
参考
时钟RCLK / RCLKN
字
数据速率宽度频率频率
（兆赫）
（兆赫）
RATESEL DWS REFSEL （兆位/秒） （位）
0
0
1
0
1
0
1
1
0
1
0
1
1062.5
1062.5
531.25
531.25
265.625
10
20
10
20
10
106.25
53.125
53.125
26.5625
26.5625
53.125
53.125
53.125
26.5625
26.5625
当地
环回
当地
环回
1
1
开放
数据输出
CLK
S2043
光纤
通道
接收器
S2042
光纤
通道
发射机
DATA IN
OE0 ， OE1
启动步骤
时钟恢复PLL需要一个动初始化proce-
杜热正确地实现上的串行数据输入端锁。
在上电或失锁时，PLL必须首先获取
频率锁定到本地参考时钟。这可以是
实现方式有三种： 1） -LOCK_REF销
可以被连接到一个10毫秒的复位信号来初始化
该PLL 。 2）通过保证没有数据被认为是在
串行数据输入，用于至少10毫秒后，加电
了。 3） S2043可以放入的环回方式
而S2042的环回输出必须quies-
％用于在上电后至少10毫秒。
其他操作模式
环回
本地环回需要S2042和S2043如图所示
在图6.当启用时，从串行数据
S2042发射机发送到接收机S2043 ，在那里
时钟提取和数据被反序列化。该
并行数据然后被发送到子系统verifica-
化。这环回模式提供的能力，
执行接口的离线测试来保证
串行通道使传输的完整性之前
任务中。它还允许系统诊断。
工作频率范围
在S2042和S2043是在优化操作
光纤信道速率的266 ， 531和1062 Mbit / s的。
操作其他比光纤信道速率为POS-
如果速率落入sible
±10%
名义利率的。
REFCLK必须被选择为在100ppm以下的
所希望的字节或字时钟速率。
测试模式
在S2042并在SYNCEN引脚TEST引脚
在S2043提供的PLL旁路模式，可以是
用于操作芯片的数字区域。在这
模式中，时钟信号被输入至基准
时钟引脚。这可以用于测试设备
在制造过程中或场外期间
行自检。同步检测总是在启用
测试模式。
当帧被低SYNCEN ，在S2043禁用
简单地实现了在250位的时间位同步
并开始提供并行输出数据字时
它已收到完整的传输字。没有尝试
同步任何特定输入字符。该
SYNCEN输入应该是操作过程中的静态（即
连接到VCC或GND ） 。该S2043不会main-
覃现有的字节时同步SYNCEN
从活动转移到非活动状态。
的同步输出信号变高每当
K28.5字符（正视差）是存在于
并行数据输出。该SYNC输出信号将是
低在所有其他时间。这是真实的，不管该S2043
工作在10位模式或20位模式。在20-
位模式中， K28.5字节总是被放置在
MSB （ D0 - D9 ） 。在10位模式下， K28.5将
主频与RCLKN输出。
锁定检测
在S2043锁定检测功能指示的状态
锁相回路（PLL ）时钟恢复单元。该
PLL将显示在后250位的时间锁定
开始接收串行数据输入。如果串行数据
输入端有一个瞬时相位跃变（从一
串联开关，例如） ，PLL将不指示
超出锁定的状态，但会恢复正确的相位
在250位的时间比对。如果为64的游程长度
位被超过，或者如果过渡密度小
大于12 ％ ，循环将被宣布失锁和
将尝试重新获取位同步。当
锁定丢失， PLL会从串行输入移位
数据的参考时钟，以使正确的频率
下游的时钟将被保持。
从串行数据传输的任何PLL控制来
基准时钟，所述RCLK / RCLKN输出遗体
相连续无故障，保证了integ-
RITY下游时钟的。
应用微电路公司
6195拉斯克大道，加州圣地亚哥• 92121 （ 619 ） 450-9333
5
AMCC [ APPLIED MICRO CIRCUITS CORPORATION ]
