高性能串行接口电路
S2042引脚分配和说明(续)
S2042/S2043
引脚名称
OE0
OE1
水平
STATIC
TTL
TTL
I / O
I
I
针#
2
1
18
描述
低电平有效输出使能控制TX / TY输出。 TX / TY会
禁用时到逻辑低状态。
低电平有效输出使能控制TLX / TLY输出。 TLX / TLY
禁用时会到逻辑低状态。
使用多电平输入到选择的参考时钟频率。
(见表1 )
REFSEL
STATIC
多
TTL
I
RATESEL
TTL
ECLVCC
TTLGND
TTLVCC
ECLIOVcc
ECLIOVee
AVCC
AVE ê
ECLVEE
+3.3V
GND
+3.3V/
+5V
+3.3V
摹ND
+3.3V
GND
GND
I
15
多值输入用于选择的操作速度
发射器。 (见表1 )
–
–
–
–
–
–
–
–
21, 39,
45
14
17
3, 10
6, 7
27, 32
26, 33
13, 34,
40, 46,
51, 52
核心+ 3.3V
TTL地面
TTL电源( + 5V ,如果TTL )
PECL I / O电源
PECL I / O电源
模拟电源
模拟地
核心地
应用微电路公司
6195拉斯克大道,加州圣地亚哥• 92121 ( 619 ) 450-9333
7