P ř Ë L I M I N A RŸ
引脚说明
下表描述了使用引脚DE-条款
scriptions 。
TERM
输入
模拟量输入
产量
模拟输出
高阻抗
引体向上
下拉
描述
数字输入到PHY
模拟输入到PHY
从PHY数字输出
从PHY模拟输出
从PHY三态输出能力
PHY具有内部上拉电阻。
NC = HIGH
PHY有内部下拉电阻。
NC =低
TEST3/SDI+
FX收发器信号检测模拟输出/输入
当BURN_IN （引脚7 ）被拉高，该引脚提供
作为一个测试模式输出监视器引脚。
该引脚未连接10 / 100BASE- TX模式。
当FX_SEL （引脚44 ）被拉低时，此引脚变为
的信号检测从光纤传输输入
ceiver 。当信号质量好， SDI +引脚
应该是驱动高。
MII / 7线（ GPSI ）信号
RXD [ 3：0]
MII接收数据
输出高阻抗
的数据同步于RX_CLK当RX_DV是
活跃的。当7线10BASE- T接口的操作
被使能（ GPIO [ 0] =高） ，RXD [0]将作为
10MHz的串行数据输出。
RX_DV
接收数据有效
输出高阻抗
媒体连接
TX ±
发送器输出
模拟输出
在TX
引脚的差动发送输出对。
在TX
标签发送10BASE-T或MLT- 3信号DE-
等候端口的链路状态。
RX ±
接收器输入
模拟量输入
在RX
引脚是差分接收输入对。该
RX
引脚可以接收10BASE-T或MLT- 3信号DE-
等候端口的链路状态。
FXT ±
FX发送
模拟输出
RX_DV置位时， NetPHY - 1LP设备
呈递复原细上RXD [ 3：0] 。这IN-
通过数据的最后四位cludes前导
在RXD流[ 3：0] 。在100BASE -X模式时，/ J / K /是
序言深思熟虑的一部分;因此RX_DV是AS-
/ J / K /被检测到时牢固插入。在10BASE - T模式，
RX_DV是ASSER泰德（和数据呈现上
RXD [ 3：0] ），该装置检测到有效的同步码的比特时。
RX_DV同步到RX_CLK 。
RX_CLK/10RXCLK
接收时钟
输出高阻抗
这些引脚不连接的10 / 100BASE -TX
模式。
当FX_SEL （引脚44 ）被拉低，这些引脚如下─
前来100BASE- FX的ECL电平的发射输出。
TEST0/FXR-
测试输出/ FX接收
- 模拟输出/输入
当BURN_IN （引脚7 ）被拉高，该引脚提供
作为一个测试模式输出监视器引脚。
当FX_SEL （引脚44 ）被拉低时，此引脚变为
在ECL电平负接收输入的100BASE- FX 。
该引脚可以悬空时，该设备是OP-
展业务在100BASE -TX或10BASE - T模式。
TEST1/FXR+
测试输出/ FX接收
+模拟输出/输入
一个连续的时钟（这是积极的，而LINK是estab-
lished ）为RX_DV定时基准，
RX_ER和RXD [ 3：0]信号。它是在25兆赫
100BASE - TX / FX和10BASE-T 2.5兆赫。为了进一步
降低整个系统的功耗，该
器件提供MII通过启用一个可选模式
寄存器16中，第0位，其中RX_CLK被保持处于非活动状态
（低）没有接收到数据时。如果RX_CLK需要
当链路没有建立， NetPHY - 1LP必须
放入数字环回或强制通过寄存器的链接
21日， 13位或14 。
当启用7线10BASE - T模式，该管脚
提供一个10MHz的时钟。 RX_CLK为高阻
当ISO管脚使能
RX_ER/RXD[4]
接收错误
输出高阻抗
当BURN_IN （引脚7 ）被拉高，该引脚提供
作为一个测试模式输出监视器引脚。
当FX_SEL （引脚44 ）被拉低时，此引脚变为
在ECL电平积极接收输入的100BASE- FX 。
该引脚可以悬空时，该设备是OP-
展业务在100BASE -TX或10BASE - T模式。
当RX_ER是活性高，则表示一个错误都有
在帧接收被检测到。
此引脚成为的最高阶位接收5-
位码组PCS旁路（ PCSBP = HIGH ）模式。
这个输出被忽略的10BASE-T操作。
10
Am79C874
AMD [ ADVANCED MICRO DEVICES ]
