P ř Ë L I M I N A RŸ
TX_ER/TXD[4]
发送错误
CRS/10CRS
载波侦听
输入
输出高阻抗
当TX_ER被声明时，它会导致4B / 5B烯
编码处理来代替发送错误代码 -
组/ H /用于所述经编码的数据字。
该引脚变为发送-5-的高阶位
位码组PCS旁路（ PCSBP = HIGH ）模式。
该输入被忽略的10BASE-T操作。
TX_CLK/10TXCLK/PCSBPCLK
发送时钟
输出高阻抗
一个自由运行的时钟提供定时基准
为TX_EN ， TX_ER ，和TXD [3： 0]信号。它是25兆赫
在100BASE -TX / FX和10BASE-T 2.5兆赫。
当启用7线GPSI模式下，该引脚将亲
韦迪对于10BASE -T操作10MHz的发送时钟。
当电缆被拔掉时， 10TXCLK停止
操作。
在PCSBP模式下工作时，该引脚将提供
25MHz的时钟信号，以便100BASE- TX操作，和20兆赫
时钟10BASE-T操作。 TX_CLK高阻抗
当ISO引脚使能ANCE 。
TX_EN/10TXEN
发送使能
输入
CRS被置为高电平时，双绞线介质是非
空闲。这个信号同时用于10BASE-T和
100BASE -X 。在全双工模式下， CRS只响应
RX活动。在半双工模式下， CRS既响应
RX和TX活性。
10CRS用作载波检测输出为
7线接口模式。
辅助功能
PCSBP
PCS绕道
输入，下拉
在100BASE -TX PCS以及扰码器/ descram-
当PCSBP通过拉高BLER将被绕过
10 k
W
电阻器。 TX_ER将变得TXD [4]和RX_ER
将变得RXD [4]。
在10 Mbps的PCS旁路模式，信息产业部信号不
有效的。该接口的MAC信号（即，
DECPC 21143 ）位于销14 〜19的显
的NAL定义如下：
- 10RXD ±是输出差动接收到
在MAC 。
- 10TXD ±来自差动发送输入
在MAC 。
- 10TXD + + / 10TXD--是差分预
重发送从MAC输出。
当悬空，器件工作在MII或
GPSI模式。
ISODEF
默认隔离
输入，下拉
该TX_EN引脚置的MAC ，表明
数据存在于TXD [ 3：0] 。
当启用7线10BASE -T模式下，该引脚为
发送使能信号。
TXD [ 3：1]
传输数据
输入
MAC将源TXD [ 3：1]到PHY 。该数据将
是同步的，当TX_CLK TX_EN为AS-
牢固插入。基于所述利培中的数据的PHY意愿时钟
荷兰国际集团TX_CLK边缘。
TXD[0]/10TXD
传输数据[ 0 ] / 10 Mbps的传输数据
输入
该引脚用于当多个PHY的连接
一个MAC 。当它通过10千拉高
W
电阻
器， MII接口将是高阻抗。状态
这个引脚将被锁存到MII寄存器0 ，位10后
复位。
当此引脚悬空，默认条件
信息产业部的输出引脚是不是在高阻抗
状态。
ISO
隔离
输入，下拉
陆委会将输出TXD [ 0 ]到PHY 。该数据将
是同步的，当TX_CLK TX_EN为AS-
牢固插入。基于所述利培中的数据的PHY意愿时钟
荷兰国际集团的边缘TX_CLK 。
当启用7线10BASE - T模式，该管脚
发送串行数据。
COL/10COL
碰撞
输出高阻抗
COL为高电平时，碰撞检测上
介质。 COL也用于SQE测试功能
在10BASE - T模式。
10COL被置为高电平，检测到碰撞时
在7线接口模式。
信息产业部输出引脚将成为高阻抗时
ISO通过10千拉高
W
电阻器。然而，信息产业部
输入引脚还是会回应的数据。这允许多个
物理层可以连接到同一个MII接口。该
同一分离条件还可以通过assert-实现
荷兰国际集团MII寄存器0的位10。在中继器模式， ISO将不
三态CRS引脚。
当此引脚悬空，信息产业部输出引脚
是不是在高阻抗状态。
Am79C874
11
AMD [ ADVANCED MICRO DEVICES ]
