P ř Ë L I M I N A RŸ
REFCLK
时钟输入
系统蒸发散） 。每个引脚都应该既可以通过一个1千低拉
W
-
4.7 k
W
电阻（位设置为零）或悬空
为了获得所需的物理层AD- （设置位为1 ）
装扮。新的地址改变复位后生效
一经发出，或在上电时。
在PCS旁路模式， PHYAD [4：0 ]和GPIO [1 ：0]的
作为10BASE -T的串行输入和输出。
注意：
在GPSI模式下， PHYAD引脚必须置
地址比00H等。
GPIO[0]/10TXD--/7Wire
通用I / O 0
输入/输出，引体向上
输入，下拉
该引脚连接到25 MHz的50 ppm的时钟源
用40％至60 ％的占空比。当晶体输入
使用时，该引脚通过一个1千被拉低
W
电阻器。
XTL ±
晶体输入
模拟量输入
这些引脚应连接到一个25 MHz的晶振。
水晶应该是并联谐振，并有频
的100 ppm的昆西稳定性和频率容限
+50 ppm的。 REFCLK （引脚5 ）应被拉低
当晶体被用作时钟源。
这些引脚可以悬空时为REFCLK
作为时钟源。
CLK25
25 MHz时钟
产量
如果此引脚通过一个10千拉低
W
电阻的上升
复位的边缘，该装置将在10BASE-T操作
7线（ GPSI ）模式。如果此引脚悬空很好地协同
荷兰国际集团复位的上升沿时，设备将工作在
标准的MII模式。
在复位操作完成后，该引脚可
函数作为输入或输出（取决于
GPIO的值[ 0 ] DIR （ MII寄存器16 ，第6位） 。如果MII
寄存器16中，第6位被置高， GPIO [ 0]是一个输入。该
对GPIO输入值[ 0 ]引脚将反映在MII
注册16 ，第7位 - GPIO [ 0 ]的数据。如果MII寄存器16位
6被置为低电平， GPIO [ 0]是一个输出。信息产业部的价值
寄存器16 ，第7位将被反映在GPIO [ 0]
输出引脚。
GPIO[1]/TP125
通用I / O 1
输入/输出，下拉
当CLK25EN引脚被拉低时， CLK25引脚
提供了一个连续的25 MHz时钟到MAC 。
BURN_IN
测试开启
输入，下拉
当通过10千拉高
W
电阻器，该引脚的力量
在NetPHY - 1LP设备插入刻录-in模式的可靠性
保证控制权。当悬空的设备
正常操作。
TEST2
测试输出
模拟输出
当BURN_IN （引脚7 ）被拉高，该引脚提供
作为一个测试模式输出监视器引脚。 TEST2可以留
未连接的设备时操作。
RST
RESET
输入上拉
低输入强制NetPHY - 1LP装置，已知
复位状态。该芯片还可以通过内部复位
上电复位或MII寄存器0 ，第15位。
PWRDN
掉电
输入，下拉
如果此引脚通过一个10千拉高
W
电阻上的利培
荷兰国际集团复位的边缘，该装置将被使能用于
以1.25 ： 1的发射率的变压器。如果该引脚
在复位的上升沿，设备未连接
用于将被使能以1： 1的发射率
变压器。
在复位操作完成后，该引脚可
函数作为输入或输出（取决于
GPIO的值[1] DIR - MII寄存器16位8 ） 。如果MII
寄存器16中， 8位被置高， GPIO [1]是输入。该
上的GPIO输入值[1]引脚将反映在MII
注册16 ，第9位 - GPIO [ 1 ]数据。如果MII寄存器16 ，
位8被置为低电平， GPIO [ 1]的输出。信息产业部的价值
寄存器16中， 9位将被反映在GPIO [1]
输出引脚。
MDIO
管理数据输入/输出
下拉
如果此引脚通过一个10千拉高
W
电阻的上升
复位的边缘，该设备将关闭电源的模拟
模块和复位的数字电路。然而，单片机
副仍会响应MDC / MDIO数据。相同
掉电状态下，也可以通过MII实现
寄存器0 ，位11。然而，该设备将响应AC-
tivity上，即使11位未设置PWRDN引脚。
当悬空，设备运行正常。
PHYAD [4 ：0]的
PHY地址
输入/输出，引体向上
这些引脚可以配置32 PHY地址。该
PHYAD也将确定的加扰种子，其中
有助于减少EMI当有多个端口
在同一时间开关（中继器/开关应用
该引脚所使用的双向数据接口
MAC在网络中访问管理寄存器
PHY - 1LP设备。该引脚具有内部上拉下来，
因此，它需要有1.5
W
上拉电阻作为试样
当与MAC接口田间的IEEE 802.3标准。这
脚可以悬空时，管理不
使用。
12
Am79C874
AMD [ ADVANCED MICRO DEVICES ]
