图1 - 典型的接口电路1
L
*见下文
+
U1
电压
限
模拟量输入
可以是
武力或感
V
IN
V
RTF
前置放大器
比较
256
V
EE
2.2 µF
AGND
.01 µF
5.2 V
LINV
MINV
R
T
MSB D7
时钟
卜FF器
255
D6
152
典型的电压限制器
RS
49.9
D1
D2
151
D5
5.2
D 1 = D 2 =惠普， 1N 5712
VR2
.01 µF
127
128
D4
256〜
8-Bit
编码器
ECL
锁存器
和
缓冲器
D3
64
D2
63
V
EE
2
D1
VREF
2 V
10
2.2
+
U2
.01 µF
Q1 （ 1N2907A ）
V
RBF
2.2 µF
.01 µF
1
LSB D0
模拟量输入
可以是
武力或感
V
EE
V
IN
CLK
50
W
2
50
W
兑换
100116
50
W
50
W
CLK
.01 µF
2 V
（ ANALOG ）
AGND
.01 µF
V
EE
5.2 V
DGND
.01 µF
?? 2 V （数字）
概述
该SPT7710是一个快速的单芯片8位并行闪存A / D
转换器。额定转换速率为150 MSPS和
模拟带宽超过200兆赫。一个主要的
提前过以前的闪速转换器是列入
参考梯子256的输入和前置放大器
输入比较器。 （见框图）。这不仅重新
duces时钟瞬态反冲到输入和参考
梯由于低交流测试而且降低的效果
输入信号上的闩锁煤焦的动态状态
输入比较器Cucumis Sativus查阅全文。前置放大器的行为
作为缓冲液和稳定的输入电容，使得它重新
市电常数变化的输入电压和频率
的，因此，使得该部分比previ-容易驾驶
OU的闪速转换器。该SPT7710采用了propri-
etary解码方案，减少亚稳态误差
（火花或代码
传单）
到最大的1个LSB 。
该SPT7710具有真差分模拟和数字数据
从前置放大器的输出缓冲器电流路径（
模式逻辑），以减少潜在的失码，而
抑制共模噪声。
签名错误也减少的精心布局
模拟电路。每个比较器还具有一个时钟缓冲器
以减少微分延迟和改善信号对
噪比。该装置的输出驱动能力，可以
提供全摆幅ECL到50
Ω
负载。
典型接口电路
的典型接口电路示于图1。
SPT7710相对容易根据应用
需要在预期应用的精度。绕线
可以通过仔细点至点接地可以采用CON-
nections如果需要的话，但是，以达到最佳的操作，一
SPT7710
5
8/17/01
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
