欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C1345B-100AC 参数 Datasheet PDF下载

CY7C1345B-100AC图片预览
型号: CY7C1345B-100AC
PDF下载: 下载PDF文件 查看货源
内容描述: 128K ×36的同步流程,通过3.3V高速缓存RAM [128K x 36 Synchronous Flow-Through 3.3V Cache RAM]
分类和应用: 存储内存集成电路静态存储器时钟
文件页数/大小: 17 页 / 346 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C1345B-100AC的Datasheet PDF文件第2页浏览型号CY7C1345B-100AC的Datasheet PDF文件第3页浏览型号CY7C1345B-100AC的Datasheet PDF文件第4页浏览型号CY7C1345B-100AC的Datasheet PDF文件第5页浏览型号CY7C1345B-100AC的Datasheet PDF文件第7页浏览型号CY7C1345B-100AC的Datasheet PDF文件第8页浏览型号CY7C1345B-100AC的Datasheet PDF文件第9页浏览型号CY7C1345B-100AC的Datasheet PDF文件第10页  
CY7C1345B
周期说明表
[1, 2, 3]
周期说明
取消循环,掉电
取消循环,掉电
取消循环,掉电
取消循环,掉电
取消循环,掉电
贪睡模式,掉电
读周期,开始突发
读周期,开始突发
写周期,开始突发
读周期,开始突发
读周期,开始突发
读周期,继续突发
读周期,继续突发
读周期,继续突发
读周期,继续突发
写周期,继续突发
写周期,继续突发
读周期,暂停突发
读周期,暂停突发
读周期,暂停突发
读周期,暂停突发
写周期,暂停突发
写周期,暂停突发
添加
二手
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CE
1
H
L
L
L
X
X
L
L
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
CE
3
X
X
H
X
X
X
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
CE
2
X
L
X
L
X
X
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
ZZ
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
ADSP
X
L
L
H
H
X
L
L
H
H
H
H
H
X
X
H
X
H
H
X
X
H
X
ADSC
L
X
X
L
L
X
X
X
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
ADV
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
WE
X
X
X
X
X
X
X
X
L
H
H
H
H
H
H
L
L
H
H
H
H
L
L
OE
X
X
X
X
X
X
L
H
X
L
H
L
H
L
H
X
X
L
H
L
H
X
X
CLK
L-H
L-H
L-H
L-H
L-H
X
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
Q
高-Z
D
Q
高-Z
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
D
D
注意事项:
1, X = “无关, ” 1 =逻辑高电平, 0 =逻辑低电平。
2. SRAM始终启动一个读周期时的ADSP认定时,无论毛重, BWE ,或BWS的状态
[3:0].
写只能在下一时钟发生
在ADSP后或ADSC的说法。其结果是,原始设备必须被驱动为高电平的写周期开始之前,以使输出到三态。 OE
是一个“不关心”的写周期的剩余部分。
3. OE是异步的,并且不采样与时钟的上升。在读周期的DQ =高阻当OE是无效的,和DQ =数据当OE激活。
6