CY7C1345B
销刀豆网络gurations
（续）
119球BGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ
c
DQ
c
V
DDQ
DQ
c
DQ
c
V
DDQ
DQ
d
DQ
d
V
DDQ
DQ
d
DQ
d
NC
NC
V
DDQ
2
A
CE
2
A
DQP
c
DQ
c
DQ
c
DQ
c
DQ
c
V
DD
DQ
d
DQ
d
DQ
d
DQ
d
DQP
d
A
NC
NC
3
A
A
A
V
SS
V
SS
V
SS
BW
c
V
SS
NC
V
SS
BW
d
V
SS
V
SS
V
SS
模式
A
NC
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
A
NC
5
A
A
A
V
SS
V
SS
V
SS
BW
b
V
SS
NC
V
SS
BW
a
V
SS
V
SS
V
SS
V
SS
A
NC
6
A
CE
3
A
DQP
b
DQ
b
DQ
b
DQ
b
DQ
b
V
DD
DQ
a
DQ
a
DQ
a
DQ
a
DQP
a
A
NC
NC
7
V
DDQ
NC
NC
DQ
b
DQ
b
V
DDQ
DQ
b
DQ
b
V
DDQ
DQ
a
DQ
a
V
DDQ
DQ
a
DQ
a
NC
ZZ
V
DDQ
引脚说明
名字
ADSC
I / O
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
同步
输入时钟
输入 -
同步
输入 -
同步
描述
地址选通从控制器，取样在CLK的上升沿。当置为低电平，A
[15:0]
被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和
ADSC都断言，只有ADSP是公认的。
地址选通从处理器，采样在CLK的上升沿。当置为低电平，A
[15:0]
被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和
ADSC都断言，只有ADSP是公认的。 ASDP被忽略时， CE
1
被拉高高。
A
1
, A
0
地址输入。这些输入馈送片上数据串计数器的最低有效位，以及作为
用于访问在存储器阵列中的特定存储器位置。
用于与一个一起地址输入
[1:0]
选择的64K地址的地点之一。采样
在CLK的上升沿，如果CE
1
，CE
2
和CE
3
采样活跃， ADSP或ADSC活跃
低。
字节写选择输入，低电平有效。合格与BWE进行字节写操作。采样的
上升沿。 BW
0
控制DQ
[7:0]
和DP
0
， BW
1
控制DQ
[15:8]
和DP
1
， BW
2
控制DQ
[23:16]
和DP
2
和BW
3
控制DQ
[31:24]
和DP
3
。见写周期说明表的进一步细节。
提前输入，用于推进芯片地址计数器。当LOW内部突发计数器
前进中的一个脉冲串序列。突发序列使用MODE输入选择。
字节写使能输入，低电平有效。采样在CLK的上升沿。此信号必须
低电平进行字节写操作。
环球写输入，低电平有效。采样在CLK的上升沿。这个信号被用来进行
一个全局写的，独立的BWE和BW的状态
[3:0]
。全球覆盖写入字节写入。
时钟输入。用于捕获所有的同步输入到设备中。
芯片使能1输入，低电平有效。采样在CLK的上升沿。使用与CE联
2
和CE
3
选择/取消选择该设备。 CE
1
门ADSP 。
芯片使能2输入，高电平有效。采样在CLK的上升沿。配合使用
CE
1
和CE
3
选择/取消选择该设备。
ADSP
A
[1:0]
A
[16:2]
BW
[3:0]
ADV
BWE
GW
CLK
CE
1
CE
2
3
CYPRESS [ CYPRESS SEMICONDUCTOR ]
