EDX5116ADSE
读/写的相互作用
说明在上一节重叠读取事务
和重叠写入事务隔离。本节将
描述读的互动和写入交易及
间距必须避免渠道和核心资源冲突。
写事务其次是读事务。两个COL
与WR命令数据包的状态T介绍
0
和
T
2
。写入的数据分组被提交了时间t
CWD
后来
循环吨
3
和T
5
。该设备需要时间t
ΔWR
后节
一个COL包之前OND COL包带WR命令
用RD命令可能呈现。两个COL包
用RD命令的状态T介绍
11
和T
13
。该
读出的数据分组被返回的时间t
CAC
后来状态T
17
和T
19
。时间t
ΔWR
需要扭转内部
双向互连（内部设备） 。这次
是否该写入和读出，必须考虑观察
命令被定向到同一个银行或不同的银行。一
间隔t
WR- BUB ， XDRDRAM
会出现的的DQ总线上
为D （a2）的数据包的结束和Q的开头（ b1）中包
（在适当的分组参考点测量）。大小
该间隙可以通过计算的差值来评价
状态T之间
2
和T
17
用两个定时的路径：
t
WR- BUB ， XDRDRAM
≤
t
ΔWR
+ t
CAC
- t
CWD
- t
CC
吨的在这个例子中，该值
WR- BUB ， XDRDRAM
大于
吨的最小值
WR- BUB ， XDRDRAM ， MIN
。的值
t
ΔWR
和T
CAC
等于其最小值。
在第二种情况下，时序图显示在底部
图12示出了一个读事务后跟随一个写
交易。两个COL包与RD命令是预
sented的状态T
0
和T
2
。读出的数据分组被返回
时间t
CAC
后来状态T
6
和T
8
。该设备需要
时间T
ΔRW
用RD命令的第二个COL包后
与WR命令COL包之前，可以提出。
两个COL包与WR命令的周期呈现
T
10
和T
12
。写入的数据分组被提交了时间t
CWD
后来状态T
13
和T
15
。时间t
ΔRW
需要开启
荷兰国际集团周围的外部DQ双向互连
（周边设备） 。这个时候一定要考虑观察
的读写命令是否被定向到同一
银行或不同银行。时间t
ΔRW
依靠4
定时参数，并且可以通过计算昼夜温差来评价
状态T之间ference
2
和T
13
用两个定时的路径：
t
ΔRW
+ t
CWD
= t
CAC
+ t
CC
+ t
RW - BUB ， XDRDRAM
or
t
ΔRW
= (t
CAC
- t
CWD
)+ t
CC
+ t
RW - BUB ， XDRDRAM
吨的在本实施例中，值
ΔRW
, t
CAC
, t
CWD
, t
CC
和叔
RW-
BUB ， XDRDRAM
等于其最小值。
传播延迟
内存组件之间的水平时序关系和
存储器控制器。
在该图的顶部的时序图显示了一个的情况下
写 - 读 - 写在内存康波命令和数据
新界东北堆填区。在这种情况下，定时将是相同的，以什么也
已经示出的前面的部分中;即所有的时间
在所述存储器元件的引脚进行测量。这样的时间安排
图是通过合并的顶部和底部的部分产生
汤姆的时序图，在图12中。
所示的例子是，一个单一的COL分组与写
命令，接着用一个读的COM单个COL包
命令，接着用写入的COM的第二COL包
命令。这些访问都假定一个页面击中一个开放的银行。
定时间隔t
ΔWR
需要第一WR之间的COM
命令和RD命令，和一个定时间隔t
ΔRW
is
RD命令和第二WR之间所需的COM
命令。有一个写数据延迟吨
CWD
每个WR之间的COM
命令和伴随的写数据包D.有一个读
数据延时T
CAC
RD命令和相关的
读出的数据包Q.在本例中，所有的时序参数有
假设其最低值，除非吨
WR- BUB ， XDRDRAM
.
在图中的下时序图显示的情况下
定时偏移是存在于存储器控制器和间
内存组件。这个偏移是传播路径的结果
信号的延迟波阵面的承载信号的导线。
中的下图的示例假定有一个prop-
吨的agation延迟
PD- RQ
沿着两个对RQ导线和
存储器控制器之间的CFM / CFMN时钟线和
存储器组件（ t值
PD- RQ
这里使用的是
1*t
周期
） 。请注意，在一个实际系统中的吨
PD- RQ
值会
对于连接到对RQ每个存储器元件的不同
电线。
另外，假设有一个传播延迟吨
PD-
D
沿着内存控制器之间的DQ / DQN线
和存储器组件（的方向上写入数据
行进，并假定有相同的传播
延时T
PD -Q
沿着记忆的DQ / DQN线
组件和存储器控制器（的方向上
读取数据的旅行） 。这两个传播延迟的总和是
也表示由定时参数t
PD ， CYC
= t
PD -D
+t
PD -Q
.
数据表E1033E40 （版本4.0 ）
28
ELPIDA [ ELPIDA MEMORY ]
