欢迎访问ic37.com |
会员登录 免费注册
发布采购

M52D32162A-7.5BG 参数 Datasheet PDF下载

M52D32162A-7.5BG图片预览
型号: M52D32162A-7.5BG
PDF下载: 下载PDF文件 查看货源
内容描述: 1米x 16Bit的X 2Banks同步DRAM [1M x 16Bit x 2Banks Synchronous DRAM]
分类和应用: 动态存储器
文件页数/大小: 30 页 / 768 K
品牌: ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
 浏览型号M52D32162A-7.5BG的Datasheet PDF文件第3页浏览型号M52D32162A-7.5BG的Datasheet PDF文件第4页浏览型号M52D32162A-7.5BG的Datasheet PDF文件第5页浏览型号M52D32162A-7.5BG的Datasheet PDF文件第6页浏览型号M52D32162A-7.5BG的Datasheet PDF文件第8页浏览型号M52D32162A-7.5BG的Datasheet PDF文件第9页浏览型号M52D32162A-7.5BG的Datasheet PDF文件第10页浏览型号M52D32162A-7.5BG的Datasheet PDF文件第11页  
ESMT
AC特性
(交流工作条件,除非另有说明)
参数
CLK周期时间
CLK为有效
输出延迟
CAS延时= 3
CAS延时= 2
CAS延时= 3
CAS延时= 2
符号
t
CC
t
SAC
t
OH
t
CH
t
CL
t
SS
t
SH
t
SLZ
t
SHZ
-7.5
7.5
12
-
-
2.0
2.5
2.5
2.5
1.5
1
-
-
最大
1000
7
10
-
-
-
-
-
-
6
9
9
15
-
-
2.0
2.5
2.5
2.5
1.5
1
-
-
-10
M52D32162A
最大
1000
8
10
-
-
-
-
-
-
7
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
1
1
2
3
3
3
3
2
-
输出数据保持时间
CLK高脉冲宽度
CLK低脉冲宽度
输入建立时间
输入保持时间
CLK到输出中低Z
CLK输出在
高阻
CAS延时= 3
CAS延时= 2
*所有AC参数测量的一半一半。
注意:
1.Parameters取决于编程CAS延迟。
2.如果时钟上升时间长于1ns的, (文/ 2-0.5 )纳秒应该被添加到该参数。
3.Assumed输入的上升和下降时间(tr & TF) = 1ns的。
如果潮流& TF长于1ns的,短暂的时间补偿,应考虑,即, [ (文+ TF) / 2-1]纳秒应该被添加到
参数。
晶豪科科技有限公司
出版日期
:
五月。 2007年
调整
:
1.4
7/30