VQRLWFHQQRFUHWQ ， HGR0 ？ VX ％ DWD ' DORURWR0
'1*
$ K& RW
UDOLPL6
“ OHQQDK&
75$8
65
IR HFDIUHWQ ， ODLUH6
$ K& RW
UDOLPL6
7(6(5
'71,
&71,
%71,
$71,
$6&
:2,
52,
&&9
&&9
WFHQQRF RQ
WFHQQRF RQ
WFHQQRF RQ
45,B75$8
6&B75$8
:5
7(6(5B75$8
& OHQQDK&
75$8
$ K& RW
UDOLPL6
％ OHQQDK&
75$8
65
IR HFDIUHWQ ， ODLUH6
$,5
$ '和;
$56'
$67&
$ OHQQDK&
75$8
$675
$57'
$;5
$;7
&&9
&&9
'6&
&6&
%6&
$
$
$
'
'
'
'
'
'
'
'
snoitcennocretnI ）以东61 （分ATAD letnI
'1*
$ K& RW
UDOLPL6
“ OHQQDK&
75$8
65
IR HFDIUHWQ ， ODLUH6
$ K& RW
UDOLPL6
& OHQQDK&
75$8
$ K& RW
UDOLPL6
7(6(5
'71,
&71,
%71,
$71,
'6&
&6&
%6&
$6&
:2,
52,
$
$
$
％ OHQQDK&
75$8
65
IR HFDIUHWQ ， ODLUH6
$,5
$ '和;
$56'
$67&
$ OHQQDK&
75$8
$675
$57'
$;5
$;7
&&9
&&9
'
'
'
'
'
'
'
'
CPU的接口是8个数据位宽度有3根地址线和控制信号来执行数据总线读出和
写事务。 654数据接口，支持Intel兼容类型的CPU ，它是兼容
工业标准16C550 UART 。无时钟（振荡器也不是外部时钟）进行操作的数据总线是必需
交易。通过CS ＃ AD， IOR＃和IOW ＃或CS ＃ ， R / W ＃ ，A4和A3的输入端的每个总线周期是异步的。
所有四个UART通道共享相同的数据总线为主机操作。一个典型的数据总线互连
英特尔和摩托罗拉的模式显示在
REV 。 5.0.0
ST16C654/654D
具有64字节FIFO 2.97V至5.5V UART QUAD
F
IGURE
4. ST16C654 / 654D牛逼
YPICAL
I
NTEL
/M
OTOROLA
D
ATA
B
US
I
NTERCONNECTIONS
2.1
2.0功能说明
CPU接口
9
$
$
$
$
$
'
'
'
'
'
'
'
'
&&9
7(6(5B75$8
'71,B75$8
&71,B75$8
%71,B75$8
$71,B75$8
'6&B75$8
&6&B75$8
%6&B75$8
$6&B75$8
:2,
52,
$
$
$
'
'
'
'
'
'
'
'
EXAR [ EXAR CORPORATION ]
