xr
REV 。 2.1.3
XR16C2850
128字节FIFO 2.97V至5.5V双路UART
引脚说明
N
AME
44-PLCC
P
IN
#
48-TQFP
P
IN
#
T
YPE
D
ESCRIPTION
数据总线接口
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
IOR ＃
29
30
31
9
8
7
6
5
4
3
2
24
26
27
28
3
2
1
48
47
46
45
44
19
I
地址数据线[2：0 ] 。这3个地址线选择接口之一
数据总线传输过程中UART通道A / B NAL寄存器。
数据总线[ 7 ： 0 ] （双向） 。
I / O
I
输入/输出读选通（低电平有效） 。下降沿的鼓动
内部读周期和从内部寄存器中检索的数据的字节
所指向的地址线〔A2 ： A 0] 。的数据字节被放置在
数据总线，以允许主处理器读它的上升沿。
输入/输出写选通（低电平有效） 。下降沿的鼓动
内部写入周期和上升沿传送的数据字节
数据总线向指向的地址线的内部寄存器。
UART通道A选择（低电平有效） ，使UART通道A中
设备数据总线操作。
UART通道B选择（低电平有效） ，以便在UART通道B
设备数据总线操作。
UART通道A中断输出。该输出状态由定义
通过MCR的软件设置，用户[ 3 ] 。 INTA被设置为有源
模式和OP2A ＃输出为低电平时的MCR [3 ]被设置为逻辑1的INTA
被设置为三态模式和OP2A ＃为高电平时的MCR [3 ]设定
为逻辑0 （默认值） 。见MCR [ 3 ] 。如果不使用这个输出，把它
悬空。
UART通道B中断输出。该输出状态由定义
通过MCR的软件设置，用户[ 3 ] 。 INTB被设置为有源
模式和OP2B ＃输出为低电平时的MCR [3 ]被设置为逻辑1 ，INTB
被设置为三态模式和OP2B ＃为高电平时的MCR [3 ]设定
为逻辑0 （默认值） 。见MCR [ 3 ] 。如果不使用这个输出，把它
悬空。
IOW ＃
20
15
I
CSA ＃
CSB ＃
INTA
16
17
33
10
11
30
I
I
O
INTB
32
29
O
TXRDYA ＃
1
43
O
UART通道A发送器就绪（低电平有效） 。输出
提供TX FIFO / THR状态发送通道A.见
如果不使用这个输出，将其悬空。
UART通道A接收器就绪（低电平有效） 。此输出提供
RX FIFO / RHR状态接收通道A.见
。如果此输出
不使用时，将其悬空。
UART通道B发射准备就绪（低电平有效） 。的输出提供
对于发送通道B.看到TX FIFO / THR状态
。如果这
输出不使用时，将其悬空。
RXRDYA ＃
34
31
O
TXRDYB ＃
12
6
O
3
EXAR [ EXAR CORPORATION ]
