XR16C2850
128字节FIFO 2.97V至5.5V双路UART
2.0功能说明
2.1
CPU接口
xr
REV 。 2.1.3
CPU的接口是8个数据位宽度有3根地址线和控制信号来执行数据总线读出和
写事务。 2850数据接口，支持Intel兼容类型的CPU ，它是兼容
工业标准16C550 UART 。无时钟（振荡器也不是外部时钟）进行操作的数据总线是必需
交易。使用CS ＃ ， IOR ＃和IOW ＃信号的每一个总线周期是异步的。两个UART通道份额
相同的数据总线，用于主机的操作。的数据总线互连的示于
F
IGURE
3.
XR16C2850 ð
ATA
B
US
I
NTERCONNECTIONS
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
A0
A1
A2
IOR
#
IOW ＃
ü T_C
AR SA ＃
ü T_C
AR SB ＃
ü T_IN
AR TA
ü T_IN
AR TB
TXR YA ＃
D
R D所
XR YA ＃
TXR YB ＃
D
R D所
XR YB ＃
ü T_R
AR ESET
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
A0
A1
A2
IOR
#
IOW ＃
C
SA ＃
C
SB ＃
IN
TA
IN
TB
TXR YA ＃
D
R D所
XR YA ＃
TXR YB ＃
D
R D所
XR YB ＃
R
ESET
VC
C
TXA
R
XA
D A ＃
TR
ü吨
AR
C
hannel一
R
TSA ＃
C
TSA ＃
D A ＃
SR
C A ＃
D
R
IA ＃
OP2A#
VC
C
串行接口
R
的S- 232 ，R
S-485
TXB
R
XB
D B ＃
TR
ü吨
AR
C
hannel B
R
TSB ＃
C
TSB ＃
D B ＃
SR
C B ＃
D
R
IB ＃
OP2B#
的R串行接口
S-
232, R
S-485
GN
D
2750int
.
2.2
器件复位
RESET输入复位内部寄存器和串行接口输出在两个通道到它们的缺省
状态（见
活性高脉冲长于40毫微秒的持续时间将被要求激活复位
函数在设备中。
2.3
设备识别和修正
该XR16C2850提供了设备识别码和设备版本的代码来区分的一部分
其他设备和修订。读取来自部件的识别码，它是需要设置波特率
发电机注册DLL和DLM既为0x00 。现在读DLM的内容将提供12H处的
XR16C2850和读取DLL的内容将提供该部分的修改;例如， 0×01的一读
指修订A.
2.4
通道A和B的选择
在UART提供与能力用户双向地的外部之间传送信息
CPU与外部的串行通信设备。在片选引脚， CSA ＃或＃ CSB逻辑0 ，使
用户选择UART通道A或B来配置，发送发送数据和/或卸载接收数据到/从
UART 。选择两个UART可在上电初始化有用写入相同的内部寄存器，
但不要试图同时从两个UART阅读。各个通道选择功能显示在
8
EXAR [ EXAR CORPORATION ]
