电气特性
表6 V
RC
和POR电气规格（续）
规格
8
9
特征
上电时的电压差，使得：
V
DD33
可以滞后V
DDSYN
或V
DDEH6
前V
DDSYN
和V
DDEH6
到达
V
POR33
和V
POR5
分别为最低。
压摆率对电源引脚绝对值
所需的增益TJ ：
– 55
o
C
I
DD
÷
I
VRCCTL
(@ f
SYS
= f
最大
9, 10
– 40
o
C
25
o
C
150
o
C
1
符号
V
DD33_LAG
—
分钟。
—
—
70
马克斯。
1.0
50
—
—
—
500
单位
V
V / ms的
—
—
—
—
10
Beta版
11
70
85
105
内部上电复位信号V
POR15
, V
POR33
和V
POR5
。上电时，断言RESET内部POR否定之前。
RESET必须保持有效，直到电源是内中指定的操作条件
直流电气
规格。在断电时，断言复位前的任何电源落在外面的操作条件和直到
内部上电复位断言。
2
V
IL_S
Spec15 ）是保证规模与V
DDEH6
低至V
POR5
.
3
提供完整的工作电流为1.5 V电源时的3.3 V电源达到这个范围。
4
这是可能的斜坡向上，不把这个事件作为短路电流时达到电流限制。
5
在峰值电流的设备。
6
要求遵守飞思卡尔董事会建议的要求和晶体管的建议。董事会信号
追踪/路由从V
RCCTL
包信号到外部晶体管的基极与所述通的发射极之间
晶体管在V
DD
包信号必须具有最大为100 nH的电感和最小的阻力
（小于1
Ω).
V
RCCTL
必须有一个标称1
μF
相位补偿电容接地。 V
DD
必须有一个20
μF
（标称）
大电容（大于4
μF
以上所有条件，包括寿命） 。将高频旁路电容组成的
8 0.01
μF,
两个0.1
μF,
和一个1
μF
绕包在V电容器
DD
供应信号。
7
仅适用于支持-55设备
o
C.
8
I
VRCCTL
的测量是在下列条件： V
DD
= 1.35 V, V
RC33
= 3.1 V, V
VRCCTL
= 2.2 V.
9
请参阅
为最大工作频率。
10
这些值是根据我
DD
从高使用的应用程序作为我解释
DD
电气规范。
11
BETA代表最坏情况下的外部晶体管。其测量方法是基于每个部分的基础，并计算为（我
DD
÷
I
VRCCTL
).
3.7
上电/掉电排序
1.5 V电源和V之间的电源排序
DDSYN
或复位电源要求
如果使用带V的外部1.5 V电源
RC33
连接到地（GND ） 。为了避免上电顺序，
V
RC33
必须启动规定的工作范围内时，即使该芯片上电压调节器
不使用的控制器。请参阅
和
电源排序要求V
DD33
必须达到一定的电压在那里读为那些价值观
前POR信号否定。请参阅
虽然不是V之间所需的电源排序
RC33
和V
DDSYN
上电时，V
RC33
必须
不会导致V
DDSYN
超过600 mV或滞后超过100毫伏的V
RC
舞台开启操作
在规定范围内。较高的峰值在导通晶体管的发射极电流发生若V
RC33
超前或滞后
V
DDSYN
超过这些金额。在目前的较高峰值的价值取决于电路板电源
供应电路和电路板级电容的量。
MPC5554单片机数据手册，第3.0
10
飞思卡尔半导体公司
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
