表1-1 ：引脚列表和说明
引脚数
1
名字
LF-
定时
类似物
TYPE
输入
描述
环路滤波器组件的连接。连接到引脚56 （ LF + ）为
所示
地
连接的锁相环。连接
GND 。
2
PLL_GND
类似物
输入
动力
3
PLL_VDD
类似物
输入
动力
电源连接为锁相环。连接到+ 1.8V
DC 。
电源连接数字输入缓冲器。
当DDI / DDI是交流耦合，该引脚悬空。
当DDI / DDI是直流耦合，该引脚应连接到
+ 3.3V ，如图
SEE
了解更多详情。
4
BUFF_VDD
类似物
输入
动力
5, 6
7
DDI ， DDI
BUFF_GND
类似物
类似物
输入
输入
动力
串行数字差分输入对。
地
连接串行数字输入缓冲器。连接
GND 。
8
9, 11
10
TERM
NC
VBG
类似物
–
类似物
输入
–
输入
终止串行数字输入。 AC夫妇BUFF_GND
无连接。
带隙滤波电容。连接
GND
如图
控制信号输入
信号电平LVCMOS / LVTTL兼容。
用于启用或禁用该I / O处理的功能。
设置为高电平时，该设备的下列I / O处理功能
启用：
•非法代码重映
• EDH CRC纠错
•辅助数据校验和纠错
• TRS纠错
• EDH标志检测
要启用这些功能的一个子集，保持IOPROC_EN销
高，并在IOPROC_DISABLE禁用单个的要素
注册通过主机接口进行访问。
当设置低电平时，器件将进入低延时模式。
注：当内部FIFO配置为视频模式或
辅助数据提取模式下， IOPROC_EN引脚必须设置
高（见
12
IOPROC_EN
不
同步
输入
13
JTAG / HOST
不
同步
输入
控制信号输入
信号电平LVCMOS / LVTTL兼容。
用于选择JTAG测试模式或主机接口模式。
设置为高电平时， CS_TMS ， SCLK_TCK ， SDOUT_TDO和SDIN_TDI是
配置为JTAG边界扫描测试。
当设置低， CS_TMS ， SCLK_TCK ， SDOUT_TDO和SDIN_TDI是
配置
GSPI
引脚正常主机接口操作。
GS9090B GenLINX® III 270MB / s的解串器的SDI
数据表
40749 - 5
2010年5月
6 72
GENNUM [ GENNUM CORPORATION ]
