GS8182S18D-267/250/200/167
像SigmaQuad SRAM ，一个SigmaSIO -II SRAM可以读取和写入执行的交替序列。然而，这样做
结果，在数据输入端口和数据输出端口没有拖延，以做备用传输。一个SigmaQuad设备将保持
在产能全时运行这两个端口。另一方面，在SigmaSIO设备可以接受的读取命令的连续流
和读数据或写命令的连续流，并写入数据。该SigmaQuad设备，相比之下，限制从用户
装载的读或写地址的一个连续的数据流。该SigmaSIO装置的优点在于，它允许两倍的随机
地址带宽为任一读或比能与所述设备的一个SigmaQuad版本中来达到的写操作。 SigmaCIO的SRAM
提供这种相同的效果，但没有单独的数据在与数据输出引脚上提供的SigmaSIO的SRAM 。因此，
SigmaSIO设备在两者之间伪双端口SRAM应用中的通信流量突发有用
电独立的总线是需要的。
每三个SigmaQuad家庭的SRAM - SigmaQuad ， SigmaCIO以及SigmaSIO -支持类似地址速率，因为
随机地址速率由RAM的内部性能来确定。另外，所有三个SigmaQuad家庭SRAM是
基于相同的内部电路。不同设备的真值表之间的差异要从差异如何
在RAM的接口做作，与系统的其余部分交互。操作每种模式都有自己的优点和
缺点。用户应该考虑到由RAM中所做的工作的性质，以评估哪个版本是最适合于
该应用程序在眼前。
突发的2 SigmaSIO - II SRAM DDR读
地址输入， R / W ，和LD引脚的状态进行采样的K. LD高的原因，芯片禁用每个上升沿。高上
在R / W引脚开始一个读周期。可以将数据同步输出后的K下一个上升沿与C（上升沿或者被K ，如果C和C
被捆绑的高点） ，之后的K与C（上升沿以下上升沿或者被K ，如果C和C都与高点） 。
SigmaSIO - II双数据速率SRAM读一
读了
写B
READ C
写ð
NOP
阅读电子
阅读˚F
NOP
K
K
地址
LD
读/写
BWX
D
C
C
Q
CQ
CQ
A
A+1
C
C+1
E
E+1
F
B
B
B+1
B+1
D
D
D+1
D+1
A
B
C
D
E
F
冯： 1.08A 8/2005
4/31
© 2003 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
