韩光
功能说明
HMN4M8DV(N)
该HMN4M8DV执行一个读周期时/ WE为无效(高)和/ CE为有效(低电平) 。由指定的地址
地址输入(A
0
-A19 )定义其中的4,194,304字节的数据进行访问。有效的数据将是一个vailable到
T内八个数据输出驱动器
加
(访问时间)的最后一个地址输入信号后是稳定的。
当功率是有效的,则HMN4M8DV用作标准CMOS SRAM中。在电源下移和上电周期,
该HMN4M8DV作为非易失性存储器时,自动保护和保存在存储器中的内容。
该HMN4M8DV处于写模式时的/ WE和/ CE信号处于激活(低电平)状态后的地址输入端
是稳定的。 / CE或后期出现下降沿/我们将ð etermine写周期的开始。写周期
由/ CE或/ WE的早期上升沿终止。所有地址输入必须保持有效的在整个写周期。 WE
必须返回到高状态的最小恢复时间(t
WR
)另一个循环之前可以启动。在/ OE控制
信号应保持无效(高)在写周期,以避免总线竞争。然而,如果输出总线被启用
( / CE和/ OE激活),则/我们将禁用T中的输出
ODW
从它的下降沿。
该HMN4M8DV为V CC大于4.5 V和写保护由4.37 V标称全功能的能力。
掉电/上电控制电路持续监视V CC电源的电源故障检测阈值V
PFD
。当
V
CC
下降到低于V
PFD
阈值时,自动地写入SRAM中 - 保护的数据。所有输入到RAM中成为
“别
关心“,所有输出为高阻抗。为V cc的下方约3伏下降时,电源开关电路连接
锂电池的能量索里到RAM保留ð ATA 。在上电期间,当Vcc以上升高大约3.0伏的电源
开关电路连接外部V CC的RAM和断开锂电池的能量来源。正常RAM操作
可以恢复Vcc超过4.5伏之后。
框图
引脚说明
A
0
-A
19
/ OE
/ WE
动力
/ CE
A
20
-A
21
动力
–
失败
控制
锂
CELL
( 1M ×8 )× 4
SRAM
CE2座
/CE1
/ CE
CON
V
CC
DQ
0
-DQ
7
A
0
-A
21
:地址输入
/ CE :芯片使能
V
SS
:地面
DQ
0
-DQ
7
:数据输入/输出
/ WE :写使能
/ OE :输出使能
V
CC
:电源( + 5V )
NC :无连接
网址: www.hbe.co.kr
1.0版( 2002年5月)
2
韩光电器有限公司