256 - Mbit的J3 （ X8 / X16 ）
暂停（和编程是不活动） ，程序被暂停或设备处于复位/加电
关断模式。此外，配置命令允许在STS信号进行配置，以
脉冲编程和/或块擦除操作完成。
三个CE的信号被用于启用和禁用该设备。独特的CE逻辑设计（见
减少译码器逻辑电路通常需要
多芯片设计。设计一个单芯片，双芯片，或4-时，不需要外部逻辑
微型芯片卡或SIMM模组。
该BYTE ＃信号允许使用x8或x16读/写设备。 BYTE ＃ - 低选择8位
模式;地址A0低字节和高字节之间进行选择。 BYTE ＃ - 高使16位
操作;地址A1成为最低阶地址和地址A0未使用（不关心） 。一
设备的框图。如图4所示第14页上。
当设备被禁用（见
与CEX在V
IH
和RP ＃在V
IH
中，
待机模式下被启用。当RP ＃是V
IL
，进一步省电模式启用该
最小化功耗和复位过程中提供写保护。复位时间（t
PHQV
）是
从RP ＃变为高电平，直到数据输出有效的要求。同样地，该装置具有一个唤醒时间
(t
PHWL
）从RP ＃ - 高，直到写入到崔的认可。随着RP ＃在V
IL
中， WSM复位
和状态寄存器被清除。
2.1
框图
图1. 3伏特英特尔的StrataFlash
®
内存框图
D[15:0]
VCCQ
产量
卜FF器
输入缓冲器
询问
产量
锁存器/多路复用器
写缓冲器
识别码
注册
状态
注册
I / O逻辑
数据
注册
CE
逻辑
VCC
BYTE ＃
CE0
CE1
CE2
WE＃
OE ＃
RP ＃
命令
用户
接口
A[2:0]
多路复用器
数据
比较
y解码器
A [ MAX ： MIN ]
输入缓冲器
Y型GATING
32兆位：32
64 - Mbit的64只
128 - Mbit的：一百
二十八
128千字节块
写状态
机
编程/擦除
高压开关
STS
VPEN
地址
LATCH
地址
计数器
X解码器
VCC
GND
数据表
9
INTEL [ INTEL CORPORATION ]
