256 - Mbit的J3 （ X8 / X16 ）
8.0
电源和复位规格
本节提供了系统级考虑英特尔的StrataFlash概述
®
内存系列器件。本节提供了电，断电的简要说明，
去耦和复位设计考虑。
8.1
上电/下特性
为了防止可能导致误写或擦除操作的任何条件，这是
建议在上电和掉电VCC和VCCQ在一起。它也建议
电VPEN或略后的VCC 。相反， VPEN必须关闭电源或稍微
之前VCC 。
8.2
电源去耦
当设备被启用，许多内部条件发生变化。电路通电时，电荷泵
被接通，和内部电压节点被倾斜。所有这些内部活动产生
瞬态信号。瞬态信号的幅度取决于设备和系统负载。
为了尽量减少这些瞬态信号的影响，一个0.1 μF的陶瓷电容在每个需要
VCC / VSS和VCCQ
信号
。电容应尽可能靠近器件
连接。
此外，每八个闪存设备，一个4.7 μF的电解电容应之间
VCC和VSS的电源连接。该4.7 μF电容应帮助克服
电压衰退所造成的PCB（印刷电路板）走线电感。
8.3
复位特性
通过在上电和掉电转换拿着闪存设备中的复位，无效的公交车
条件可以被掩蔽。闪存器件进入复位模式，当RP ＃被拉低。在复位时，
内部闪存电路被禁用，并且输出被置于高阻抗状态。回国后
从复位状态，需要一定量的时间之前的闪光装置是能够执行正常
操作。从复位后，闪存设备默认为异步页模式返回后。如果RP ＃为
编程或擦除操作过程中驱动为低电平时，编程或擦除操作将被中止，
在中止块或地址的内存内容不再有效。看
了解有关复位时序的详细信息。
数据表
31
INTEL [ INTEL CORPORATION ]
