HIP6602B
确保在为所需的频率运行安全
所选的MOSFET。该芯片总功耗为
近似为：
_
P = 1.05 X F
SW
X V
PVCC
[
3 (Q
U1
+ Q
U2
) + (Q
L1
+ Q
L2
)
]
+ I
DDQ
X VCC
2
在图2中，C
U
和C
L
值是相同的和频
变化是从10kHz至1.5MHz的。 PVCC和VCC绑
一起到+ 12V电源。
图3示出了与1nF的负载驱动器的功耗
两个门，每个独立。图4是相同的
图3中，除了电容增加至3nF的。
负载对功耗的影响示于
图5.频率保持恒定而栅
电容变化，从1nF的到5NF 。 VCC和PVCC是
连接在一起，并为+ 12V电源。图6，图7和图8示出
相同的表征PVCC绑+ 5V ，而不是
+ 12V 。栅极电压， PVCC ，所述HIP6602B内
在相同的设置上，下两个栅极驱动器电源
5V电平的最后三条曲线。
其中f
sw
是PWM信号的开关频率。 Q
U
和Q
L
在上部和下部栅极电荷由下式确定
MOSFET的选择和添加到任何外接电容
栅极引脚。在我
DDQ
VCC产品的静态功耗
驱动程序和通常为40mW 。
的1.05术语是从得到的校正因子
以下表征。表征的基本电路
该驱动程序加载不同的廓和频率是
提供的。 ç
U
和C
L
有上部和下部栅极负载
电容器。去耦电容[ 0.15μF ]被添加到
PVCC和VCC引脚。在自举电容值
测试电路为0.01μF 。
功耗近似是权力的结果
传送到并从上部和下部栅极。但是，在
内部自举器件还消耗功率芯片
在该刷新周期。在表达方面这款电源
低于上MOSFET的总栅极电荷解释。
引导设备进行时，低端MOSFET或
它的体二极管导通，并拉向PHASE节点
GND 。而引导装置导通时，电流路径是
形成的刷新自举电容。自从
上层栅极驱动MOSFET的电荷取出
自举电容是相当于总的栅极电荷
的场效应晶体管。因此，所要求的刷新功率
自举电容等效于用于将功率
收取的上MOSFET的栅极电容。
P
刷新
=
f
SW
Q
V
=
f
SW
Q V
损失PVCC
ü PVCC
测试电路
+ 5V或+ 12V
+12V
+ 5V或+ 12V
0.01µF
PVCC
0.15µF
BOOT1
2N7002
UGATE1
PHASE1
VCC
0.15µF
PWM1
HIP6602B
LGATE1
2N7002
C
L
100kΩ
C
U
保护地
0.01µF
BOOT2
2N7002
UGATE2
C
U
GND
PWM2
PHASE2
其中Q
损失
时的总电荷从自举除去
电容器，并提供给上栅极负载。
LGATE2
2N7002
C
L
100kΩ
图1. HIP6602B测试电路
8
FN9076.5
2005年7月22日
INTERSIL [ INTERSIL CORPORATION ]
